配線論理の英語

プログラマブル論理回路およびプログラマブル論理回路の配線構造例文帳に追加

PROGRAMMABLE LOGIC CIRCUIT AND WIRING STRUCTURE THEREOF - 特許庁

論理セル内の配線および論理セル間の配線を、上位ｎ層の配線層（ｎ＜ｍ）のみを用いて構成する。例文帳に追加

Interconnection in the logical cells and interconnection between the logical cells are constituted only of upper n interconnect layer (n<m). - 特許庁

また、配線長が短くなることにる配線密度の低減ができ、論理ブロック上空を通過する論理ブロック間ネットの配線が容易になる。例文帳に追加

Also, a wiring density is reduced by shortening the wiring length and the wiring of a net between the logic blocks passing over the logic block is facilitated. - 特許庁

情報処理システム、プログラマブル論理回路装置、配線方法、論理回路作成方法、及び、プログラム例文帳に追加

INFORMATION PROCESSING SYSTEM, PROGRAMMABLE LOGIC CIRCUIT DEVICE, WIRING METHOD, LOGIC CIRCUIT PREPARATION METHOD AND PROGRAM - 特許庁

論理セルＡのドレイン端子６と、論理セルＢのゲート端子７を配線Ｌで接続する。例文帳に追加

A drain terminal 6 of a logic cell A and a gate terminal 7 of a logic cell B are connected by wiring L. - 特許庁

論理ゲート修正部３は、論理平坦化部４と、論理構造化部５と、中継バッファ挿入部６と配置・概略配線部７とを有する。例文帳に追加

The logical gate correction part 3 comprises a logical smoothing part 4, a logical construction part 5, a relay buffer insert part 6, and an arrangement/outline wiring part 7. - 特許庁

論理回路101は他の論理回路103から入力したデータを配線ＤＡＴＡ107を介して論理回路102に送ると共にシステムクロックＳＣＫを配線ＤＣＫ115を介して論理回路102に送る。例文帳に追加

A logical circuit 101 transmits data inputted from another logical circuit 103 via wiring DATA 107 to a logical circuit 102 and transmits a system clock SCK via wiring DCK 115 to the logical circuit 102. - 特許庁