配線遅延の英語

駆動回路と配線遅延評価方法例文帳に追加

DRIVE CIRCUIT AND WIRING DELAY ESTIMATION METHOD - 特許庁

配線遅延を防止できる半導体装置を提供する。例文帳に追加

To provide a semiconductor device which prevents signal delay in wiring. - 特許庁

そして、配線の長さが異なると、配線の遅延時間が変化し、短い配線長であるほど配線における遅延時間は小さくなる。例文帳に追加

When the lengths of the wirings are differentiated, the delay time of the wiring is varied, and the shorter the length of the wiring, the shorter the delay time of the wiring is. - 特許庁

出力段ゲート遅延・配線遅延計算モジュール６は、過渡解析結果５と遅延算出指示情報（しきい値電圧，波形傾き情報等）９とを基に、出力段ゲート遅延・配線遅延情報７を生成する。例文帳に追加

An output stage gate delay/wiring delay calculation module 6 generates output stage gate delay/wiring delay information 7 on the basis of the result 5 and delay calculation instruction information (threshold voltage and waveform inclination information, etc.), 9. - 特許庁

配線間容量を大幅に低減し、配線遅延を大幅に低減する。例文帳に追加

To substantially reduce capacitance between wiring so that wiring delay is reduced substantially. - 特許庁

既配線が遅延違反を引き起こすことなく配線修正を行うことができる配線遅延違反修正装置を提供する。例文帳に追加

To provide a wiring delay violation correcting device which can correct wiring without permitting existing wiring to cause delay violation. - 特許庁

配線容量Ｃ及び配線遅延ＲＣの低減の可能なＬＳＩの配線構造を提供する。例文帳に追加

To provide a wiring structure of LSI reducing wiring capacitance C and wiring delay RC. - 特許庁

配線容量Ｃ及び配線遅延ＲＣの低減の可能なＬＳＩの配線構造を提供する。例文帳に追加

To provide a wiring structure of LSIs which reduces a wiring capacity C and a wiring delay RC. - 特許庁