電源電圧変動除去比の英語

よって、基準電圧回路の最低動作電圧が低くても、電源電圧変動除去比ＰＳＲＲ_LFは大きくなることができる。例文帳に追加

Therefore, even when the minimum operation voltage of the reference voltage circuit is low, the power supply rejection ratio PSRR_LF can be increased. - 特許庁

電源電圧変動除去比を悪化させることなく、低電圧動作を維持したまま消費電流の低い基準電圧回路を実現すること。例文帳に追加

To provide a reference voltage circuit that operates with lower current consumption while maintaining an operation at low voltage without deteriorating a rejection ratio of power supply voltage fluctuation. - 特許庁

負荷電流が小さい場合でも高域ノイズの電源電圧変動除去比を改善するようにした安定化電源回路を提供する。例文帳に追加

To provide a stabilized power source circuit in which the removing ratio of power source voltage fluctuation of high frequency noise is improved even when load currents are small. - 特許庁

十分な電源電圧変動除去比が得られる基準電圧発生回路および半導体集積装置を提供する。例文帳に追加

To provide a reference voltage generating circuit and a semiconductor integrated device for acquiring a sufficient power supply voltage fluctuation elimination ratio. - 特許庁

本発明は、電源Ｖｃｃの電圧変動が大きい場合であっても、高い電源変動除去比で高精度の基準電圧を得ることのできる基準電圧源回路を提供することを目的とする。例文帳に追加

To provide a reference voltage source circuit capable of obtaining a highly precise reference voltage at a high power source fluctuation removal rate even when the voltage fluctuation of a power source Vcc is large. - 特許庁

ダイオード検波信号の差動増幅において、同相信号除去比、電源電圧変動除去比の低下を回避し、高利得設定時に安定動作を実現する。例文帳に追加

To avoid deterioration of in-phase signal removal ratio, supply voltage variation removal ratio and to attain a stable operation when a high gain is set in differential amplification of a diode detection signal. - 特許庁

電源投入後、安定な出力電圧が得られた後の通常動作時に、入力電圧変動に起因して出力電圧に現れるリップル電圧を削減することができ、シリーズレギュレータのリップル除去比を改善すること。例文帳に追加

To improve ripple removal rate of a series regulator by reducing a ripple voltage appearing in an output voltage due to the variation of an input voltage in a normal operation after a stable output voltage is obtained posterior to the power supply. - 特許庁

２組のプシュプル型CMOS反転増幅器を有する差動増幅回路において、同相入力電圧変動に対する出力動作点の変動を抑制するとともに、電源電圧除去比も高くする。例文帳に追加

To suppress the fluctuation of an output operation point to a common mode input voltage fluctuation and to increase a power supply voltage rejection ratio as well, in a differential amplifying circuit having two sets of push-pull type CMOS inverting amplifiers. - 特許庁