順序論理の英語

本発明の論理シミュレーション装置は、順序回路のうち順序回路の出力がクロックである順序回路を選別する選別手段２と、選別手段２より選別された順序回路の論理シミュレーションを先行する先行手段３と、他の順序回路構成の論理シミュレーションを行う続行手段４とを備える。例文帳に追加

The logical simulation device according to this invention comprises a selection means 2 for selecting from sequence circuits only those sequence circuits whose output is a clock signal, a preceding means 3 for preprocessing logical simulation of the sequence circuits selected by the selection means 2, and a continuation means 4 for executing the logical simulation of other sequence circuit configurations. - 特許庁

遅延応答モードでは,受信側の論理装置は,応答を任意の順序で返すことができる例文帳に追加

The delayed response mode allows the receiving logical unit to return responses in any order発音を聞く  - コンピューター用語辞典

論理回路が有する順序回路を所定の組み合わせ回路で置換する（ステップＳ１）。例文帳に追加

The sequence circuit possessed by the logic circuit is replaced by a prescribed combination circuit (step S1). - 特許庁

信号処理装置及び再構成可能論理回路装置及び再構成可能順序回路例文帳に追加

SIGNAL PROCESSOR, RECONFIGURABLE LOGIC CIRCUIT DEVICE AND RECONFIGURABLE SEQUENTIAL CIRCUIT - 特許庁

制御部１０１は、論理ブロック群１２０の論理ブロック及び順序回路のエラー数から、論理ブロック群１２０の論理ブロックを迂回した順序回路のエラー数を差し引いた値から、論理回路のエラー率を算出する。例文帳に追加

A control section 101 calculates an error rate of the logic circuit from the value obtained by subtracting the number of errors of the sequential circuit where the logic block of the logic block group 120 is bypassed, from the number of errors of the logic block and the sequential circuit of the logic block group 120. - 特許庁

同期式順序回路の状態割当て最適化装置、論理合成装置、同期式順序回路の状態割当て最適化方法、同期式順序回路の状態割当て最適化処理プログラムおよび可読記録媒体例文帳に追加

OPTIMIZING DEVICE, OPTIMIZING METHOD AND OPTIMIZING PROCESSING PROGRAM OF STATUS ASSIGNMENT OF SYNCHRONOUS SEQUENTIAL CIRCUIT, READABLE RECORDING MEDIUM AND LOGIC SYNTHESIZER - 特許庁

回路配置手段４は、回路設計情報の第２の格納手段３により格納された情報の順序回路間に、この順序回路間の先端の順序回路に入力される信号と、この先端の順序回路が出力する信号の論理が変化しない場合のみ、先端の順序回路の出力信号を後段の順序回路に出力する回路を仮想的に配置する。例文帳に追加

The circuit arrangement means 4 virtually arranges a circuit outputting an output signal of a tip order circuit to a subsequent-stage order circuit between the order circuits of the information stored by the second storage means 3 of the circuit design information only when logic of a signal input to the tip order circuit between the order circuits and a signal output by the tip order circuit does not change. - 特許庁

同期式順序回路の状態割当て最適化装置、同期式順序回路の状態割当て最適化方法、論理合成装置、プログラム、および可読記録媒体例文帳に追加

STATE ASSIGNMENT OPTIMIZATION DEVICE FOR SYNCHRONOUS SEQUENTIAL CIRCUIT, STATE ASSIGNMENT OPTIMIZATION METHOD FOR SYNCHRONOUS SEQUENTIAL CIRCUIT, LOGIC COMPOUNDING DEVICE, PROGRAM AND READABLE RECORDING MEDIUM - 特許庁