4 Esd.とは 意味・読み方・使い方

By adjusting the impurity concentration of the doped Poly-Si 6 embedded in the trench 4, and by changing this resistance, the ESD resistance is controlled, and thus the ESD resistance is secured.例文帳に追加

そして、トレンチ４内に埋め込まれたドープトＰｏｌｙ−Ｓｉ６の不純物濃度を調整し、この抵抗値を変化させることで、ＥＳＤ耐量を制御することも可能となり、ＥＳＤ耐量を確保することが可能となる。 - 特許庁

The semiconductor device has a first ESD protecting circuit 1A including a first transistor 3 and a first ballast resistor 4, and a second ESD protecting circuit 1B including a second transistor 5 and a second ballast resistance 6.例文帳に追加

半導体装置は、第１トランジスタ３及び第１バラスト抵抗４を含む第１ＥＳＤ保護回路１Ａと、第２トランジスタ５及び第２バラスト抵抗６を含む第２ＥＳＤ保護回路１Ｂとを備えている。 - 特許庁

In the electronic element 4, SG (Signal Ground) is performed by face connection to the ground pattern 5 in addition to pin connection, and ESD resistance improves.例文帳に追加

電子素子４は、ピン接続に加え、接地パターン５への面接続により信号接地ＳＧ（Signal Ground）が行われ、ＥＳＤ耐性が向上する。 - 特許庁

The semiconductor device 1 comprises a MOSFET type ESD protective element provided with a drain region 4, a source region 6, and a gate electrode 7; and a heat diffuser.例文帳に追加

半導体装置１は、ドレイン領域４、ソース領域６及びゲート電極７を備えるＭＯＳＦＥＴ型のＥＳＤ保護素子と、熱拡散部とを有する。 - 特許庁

When (+) ESD is applied on the terminal PVo, the current source 3, capacitor C1, and 2-input NAND circuit 4 turn on the output transistor MDT1 by changing the signal level of a node N3 on the output side of the 2-input NAND circuit 4 to "High" and release the ESD electric charges to the side of a low-potential-side power source Vss.例文帳に追加

電流源３、コンデンサＣ１、及び２入力ＮＡＮＤ回路４は、端子ＰＶｏに（＋）ＥＳＤが印加されたとき、２入力ＮＡＮＤ回路４の出力側のノードＮ３の信号レベルを“Ｈｉｇｈ”レベルにして、出力トランジスタＭＤＴ１をオンさせてＥＳＤの電荷を低電位側電源Ｖｓｓ側に逃がす。 - 特許庁

The self-discharging member 52 eliminates charges applied to the motor-driven driver 1 and the electronic part 4, thereby preventing an element of the electronic part 4 from being broken owing to ESD in a screw tightening process.例文帳に追加

自己放電部材５２が電動ドライバ１と電子部品４の帯電を除去するので、ネジ締め工程におけるＥＳＤによって電子部品４の素子が破壊されることを防止することができる。 - 特許庁

In the ESD protection element 4, a frame-like p well block region 11 in which the p well 2 is not formed is provided between a transistor formation region 8 and a guard ring 12.例文帳に追加

ＥＳＤ保護素子４においては、トランジスタ形成領域８とガードリング１２との間に、Ｐウエル２を形成しない枠状のＰウエルブロック領域１１を設ける。 - 特許庁

Thus, static electricity entering the radiating electrodes 4-1, 4-2 is blocked on a pre-stage of the frequency variable circuit 3 by the capacitors 5-1, 5-2 and caused to flow through the ESD suppressor 6, the inductor 60 and the like to the ground region 102.例文帳に追加

これにより、放射電極４−１，４−２に入り込んだ静電気をコンデンサ５−１，５−２で周波数可変回路３前段で阻止すると共に、ＥＳＤサプレッサ６やインダクタ６０を通じてグランド領域１０２に流出させる。 - 特許庁