CPUコアの英語

The control device of a power converter comprises: a current regulator to calculate a voltage to be outputted by the power converter based on a deviation between a current command value and a current detection value; and a plurality of CPU cores to perform calculations of the current regulator.例文帳に追加

電流指令値及び電流検出値との偏差に基づいて電力変換器が出力すべき電圧を算出する電流調節器を備えた電力変換器の制御装置において、複数のCPUコアを備え、この複数のCPUコアにより電流調節器の算出を行う。 - 特許庁

When the plurality of the CPU modules share a same shared memory, and the task interrupt signal is simultaneously input to the plurality of the CPU modules, a timing for switching the task by each of CPU core parts 11 is delayed mutually so as to supply the task interrupt signal individually to the CPU core part 11 by delaying in an inside of each of the CPU modules.例文帳に追加

複数のCPUモジュールが同一の共有メモリを共用する場合に、タスク割込信号が複数のCPUモジュールにほぼ同時に入力されると、各CPUモジュールの内部で個別にタスク割込信号を遅延させて、CPUコア部１１に供給するため、各CPUコア部１１がタスク切替を行うタイミングを互いにずらすことができる。 - 特許庁

To provide a control device of an electric power conversion system capable of reducing processing time of an ACR processing, whose processing speed is most required in a digital control system of a power electronic apparatus, by performing a decentralized processing with a plurality of CPU cores.例文帳に追加

パワーエレクトロニクス機器のデジタル制御システムにおいて、最も処理速度が要求されるACR処理を、複数のCPUコアで分散処理し、その処理時間を短縮することを目的とする。 - 特許庁

To provide a multi-port memory which performs to a plurality of MPUs and CPU cores to assign a plurality of banks to a plurality of ports, to simultaneously write the same data to a plurality of banks through one port, and to simultaneously read the same data from a plurality of ports from one bank.例文帳に追加

複数のMPUやCPUコアに対し、複数のポートに複数バンクを割り当て、1つのポートを介して複数バンクへの同一データの同時書込を行い、１つのバンクから複数ポートから同一データの同時読出を行うマルチポートメモリを提供する。 - 特許庁

A parallel processing pattern decision unit 24 decides one of a plurality of parallel processing patterns for decoding, based on resource information from a decoding resource management unit 21, information on a bit rate and a picture type deblocking flag from a bit stream information analysis unit 22, and information on a CPU core obtained from a CPU status analyzing unit 23.例文帳に追加

並列処理パターン決定部２４は、復号リソース管理部２１からのリソースの情報、ビットストリーム情報解析部２２からのビットレート、ピクチャタイプDeblockigフラグの情報、およびCPU状況解析部２３から得られたCPUコアの情報に基づき、複数の並列処理パターンからどのパターンを使用して、復号処理を行うかを決定する。 - 特許庁

The processor includes: a program selection unit 12 for selection a program to be activated from a plurality of programs in response to a state of input of a reset signal; a register 13 for storing a selection result of the program selection unit 12; and a CPU core 11 for performing processing to switch the program to be activated on the basis of the selection result.例文帳に追加

プロセッサは、リセット信号の入力の状態に応じて、複数のプログラムの中から起動すべきプログラムを選択するプログラム選択部１２と、プログラム選択部１２の選択結果を記憶するレジスタ１３と、選択結果に基づいて、起動するプログラムを切り替える処理を行うCPUコア１１とを有する。 - 特許庁

The endoscope apparatus 1 has: a semiconductor device 22 which is mounted on a circuit board 21 and includes a drive circuit 71a for driving a CPU core 61 and the camera 31; and a parameter setting part which is provided inside the semiconductor device 22 and sets parameter data for adjusting output timing of a driving signal of the drive circuit 71a or input timing of an image signal from the camera 31.例文帳に追加

内視鏡装置１は、回路基板２１上に搭載され、CPUコア６１とカメラ３１を駆動するための駆動回路７１ａとを含む半導体装置２２と、半導体装置２２内に設けられ、駆動回路７１ａの駆動信号の出力タイミング又はカメラ３１からの画像信号の入力タイミングを調整するためのパラメータデータを設定するパラメータ設定部と、を有する。 - 特許庁