CPU coresとは 意味・読み方・使い方

In a communication system, an IPsec device 1 and an IPsec device 2 have a plurality of CPU cores.例文帳に追加

ＩＰｓｅｃ装置１とＩＰｓｅｃ装置２は複数のＣＰＵコアをもつ。 - 特許庁

The temperatures of four CPU cores 50, 52, 54, 56 constituting a multicore CPU 12 for a mobile object are detected by temperature sensors 80, 82, 84, 86.例文帳に追加

移動体用のマルチコアＣＰＵ１２を構成する４つのＣＰＵコア５０，５２，５４，５６の温度を温度センサ８０，８２，８４，８６で検出する。 - 特許庁

One of the CPU cores is selected for testing (102), and inter-core context switching is performed (104).例文帳に追加

テストするためにＣＰＵコアのうちの１つが選択され（１０２）、コア間コンテキストスイッチが行われる（１０４）。 - 特許庁

A CPU includes at least three multi-cores (cores 1, 2, 3), and when there is no paper size to print in a tray, paper cannot be fed, and print processing is determined to be impossible.例文帳に追加

ＣＰＵが少なくとも３つのマルチコア（コア１、コア２、コア３）で構成され、印刷する用紙サイズがトレイにない場合は給紙不可となり、印刷処理が不可能と判定される。 - 特許庁

An information processing device 1 is equipped with: a multi-core CPU 4 having cores 2, 3 with cache memories 7, 8; and a DRAM 6 to which the multi-core CPU 4 is connected.例文帳に追加

情報処理装置１は、キャッシュメモリ７，８を有するコア２，３が内蔵されたマルチコアＣＰＵ４と、マルチコアＣＰＵ４と接続されたＤＲＡＭ６とを備えている。 - 特許庁

To reduce the number of cores of a signal cable and the burden to a CPU, in a monitoring circuit by which operations of auxiliary relays of an output circuit for external display is monitored on the CPU side.例文帳に追加

外部表示用出力回路の補助リレーの動作をＣＰＵ側で監視する監視回路において、信号ケーブルの芯線数削減し、ＣＰＵの負担を軽減する。 - 特許庁

This power saving control system is configured to operate one CPU core 102 for detecting a restoration event to a normal operation mode among a plurality of CPU cores with a clock frequency which is lower than that in a normal operation mode, and to operate the other CPU core 103 in a low power consumption mode set in the CPU core.例文帳に追加

複数のＣＰＵコアのうち、通常動作モードへの復帰イベント検出用に１つのＣＰＵコアを通常動作モード時よりも低いクロック周波数で動作させ、他のＣＰＵコアはＣＰＵコアが備える低消費電力モードとする。 - 特許庁

In an engine control microcomputer having two CPU cores, a ROM cache memory, and a RAM cache memory, during engine control, an engine control mode wherein maximum performance can be exerted by full use of the CPU cores and the cache memories is selected (S140).例文帳に追加

２つのＣＰＵコアとＲＯＭキャッシュメモリ及びＲＡＭキャッシュメモリを備えたエンジン制御マイコンにおいて、エンジン制御中は、ＣＰＵコア及びキャッシュメモリをフルに使用して最高の処理能力を発揮できるエンジン制御モードが選択される（Ｓ１４０）。 - 特許庁