DRAM addressとは 意味・読み方・使い方

Address signals TA0-TA9 for test being independent respectively are inputted to each DRAM 11-14, and a test of each DRAM 11-14 is performed.例文帳に追加

各ＤＲＡＭ１１〜１４に対しそれぞれ独立の試験用アドレス信号TA0〜TA9を入力し、各ＤＲＡＭ１１〜１４の試験を実施する。 - 特許庁

The performance or non-performance of refreshing is controlled in a ROW address unit of the DRAM or an element unit of the DRAM.例文帳に追加

リフレッシュの実施／非実施の制御はＤＲＡＭのＲＯＷアドレス単位、またはＤＲＡＭの素子単位で実行する。 - 特許庁

To provide a DRAM in which consumption current is reduced in an address comparison circuit for comparing an address signal with a programmed defect address signal.例文帳に追加

アドレス信号とプログラムされた欠陥アドレス信号とを比較するアドレス比較回路における消費電流を低減したＤＲＡＭを提供する。 - 特許庁

A DRAM 219 is addressed in an address space 701 double by a real address area and a mirror address area.例文帳に追加

ＤＲＡＭ２１９は、アドレス空間７０１中において、実アドレス領域とミラーアドレス領域とに重複してアドレス付けされている。 - 特許庁

This circuit is provided with a DRAM core circuit 10 using an address signal multiplexing system, an address decoder 11 of a row system, an address decoder 12 of a column system, and control circuit s NA1-NA4, 15 allotting selectively one part of an input address signal to one part of an address signal of a row system or one part of an address signal of a column system.例文帳に追加

アドレス信号多重化方式を用いたDRAMコア回路10と、ロウ系のアドレスデコーダ11と、カラム系のアドレスデコーダ12と、アドレス信号入力の一部をロウ系のアドレス信号の一部またはカラム系のアドレス信号の一部に選択的に割り当てる制御回路NA1 〜NA4 、15とを具備する。 - 特許庁

An address decoding circuit 103 generates a/CS- DRAM signal based on ADD 0-19 signals.例文帳に追加

アドレスデコード回路１０３はＡＤＤ０〜１９信号をもとに／ＣＳ−ＤＲＡＭ信号を生成する。 - 特許庁

To inspect the mounting state of address pins in a memory such as a DRAM.例文帳に追加

ＤＲＡＭ等のメモリにおけるアドレスピンの実装状態を高速に検査する。 - 特許庁

After access to a first address and before access to a second address, it is determined whether precharge operation in a DRAM is necessary or not.例文帳に追加

第１のアドレスへのアクセス後、第２のアドレスへのアクセス前に、ＤＲＡＭにおいてプリチャージ動作が必要であるか否かを判定する。 - 特許庁