H and resetとは 意味・読み方・使い方

The mode instruction signal RDY is held at the level "L" until asynchronous reset is completed and is made the "H" level after completion of asynchronous reset, and thereby the malfunction by an external command input during asynchronous reset period can be avoided.例文帳に追加

モード指示信号ＲＤＹを非同期リセット終了までは「Ｌ」レベルとし、非同期リセット終了後において「Ｈ」レベルにすることによって、非同期リセット期間中の外部コマンド入力による誤動作が回避される。 - 特許庁

In this way, the output of the AND circuit 32 becomes the H-level, and the output is inputted as a reset signal to the engine I/F part 187, and the engine I/F part 187 is controlled to be disabled by a reset action based on the reset signal.例文帳に追加

これにより、ＡＮＤ回路３２の出力は“Ｈ”レベルとなり、該出力がリセット信号としてエンジンＩ／Ｆ部１８７に入力され、該リセット信号に基づくリセット動作によりエンジンＩ／Ｆ部１８７がディセーブルに制御される。 - 特許庁

A malfunction due to an external command input, during asynchronous reset, is avoided by keeping the mode instruction signal RDY at the "L" level until asynchronous reset is completed, and setting the signal to the "H" level after the end of asynchronous reset.例文帳に追加

モード指示信号ＲＤＹを非同期リセット終了までは「Ｌ」レベルとし、非同期リセット終了後において「Ｈ」レベルにすることによって、非同期リセット期間中の外部コマンド入力による誤動作が回避される。 - 特許庁

The latch circuit is set when a corresponding line group is selected and a set signal TXADD_SET is made to be the "H" level, and reset when a reset signal TXADD_RESET_G_n is made to be the "L" level.例文帳に追加

ラッチ回路は、対応の行グループが選択され、かつセット信号ＴＸＡＤＤ＿ＳＥＴが「Ｈ」レベルにされた場合にセットされ、リセット信号ＴＸＡＤＤ＿ＲＥＳＥＴ＿Ｇ＿ｎが「Ｌ」レベルにされた場合にリセットされる。 - 特許庁

When a normal image (an image other than an image by handwriting input) is displayed, reset driving and write driving are alternately performed as shown by t0 to t1 in Fig. (h).例文帳に追加

通常の画像（手書き入力以外による画像）を表示する場合には、図１(h) のｔ０〜ｔ１に示すように、リセット駆動と書込み駆動とを交互に行う。 - 特許庁

The transition permission signal TESTTE output finally is brought into the H, in a condition that the control signals TESTD and the dedicated reset signal TESTR come to the H.例文帳に追加

制御信号ＴＥＳＴＤとリセット信号ＴＥＳＴＲがＨであることを条件として、最終的に出力する移行許可信号ＴＥＳＴＥをＨにする。 - 特許庁

A shift register 2 inputs control signals TESTD, while synchronized with a lock CLK, to be shifted, when a power-on reset signal POR and a dedicated reset signal TESTR come to H.例文帳に追加

パワーオンリセット信号ＰＯＲと専用のリセット信号ＴＥＳＴＲがＨになると、シフトレジスタ２は、クロックＣＬＫに同期して制御信号ＴＥＳＴＤを順次入力してシフトする。 - 特許庁

When a reset signal from the outside becomes 'H', the setting data of the memory information setting circuit 11 is inputted to a memory information latch circuit 12 and when the reset signal becomes 'L', the data are latched.例文帳に追加

そして、外部からのリセット信号が「Ｈ」になると、メモリ情報設定回路１１の設定データがメモリ情報ラッチ回路１２に入力され、リセット信号が「Ｌ」になるとラッチされる。 - 特許庁