Memory latencyとは 意味・読み方・使い方

To provide a synchronous semiconductor memory device with improved latency control.例文帳に追加

レイテンシ制御が改善された同期式半導体メモリ装置を提供する。 - 特許庁

The semiconductor device has a memory cell array, an output buffer that receives data from the memory cell array and outputs the data received from the memory cell array in response to a latency signal, and a latency circuit that generates the latency signal in response to CAS latency and a read-out signal.例文帳に追加

メモリセルアレイ、メモリセルアレイからデータを受信し、レイテンシ信号に応答してメモリセルアレイから受信されたデータを出力する出力バッファ及びＣＡＳレイテンシと読出し信号に応答してレイテンシ信号を発生させるレイテンシ回路を備える半導体メモリ装置である。 - 特許庁

To reduce access latency to a cache tag memory and to reduce latency required for the transaction processing of a computer system.例文帳に追加

キャッシュタグメモリに対するアクセスレイテンシを軽減し、コンピュータシステムのトランザクション処理に要するレイテンシの削減を図る。 - 特許庁

SYNCHRONIZING SEMICONDUCTOR MEMORY DEVICE WITH POSTED CAS LATENCY FUNCTION, AND METHOD FOR CONTROLLING CAS LATENCY例文帳に追加

ポステッドＣＡＳラテンシ機能を備えた同期式半導体メモリ装置及びＣＡＳラテンシ制御方法 - 特許庁

Further, a low latency-desired packet is also stored on low latency memory 510 and 530 without going via the delay part 506 or 526 and therefore is not delayed.例文帳に追加

低遅延希望パケットは、さらに、遅延部５０６、５２６を通らず低遅延用メモリ５１０、５３０にも書き込まれるため遅延が加わらない。 - 特許庁

To provide a latency circuit which can perform a high frequency operation, and a control method therefor, and a synchronous semiconductor memory provided with the latency control circuit.例文帳に追加

高周波動作を可能とするレイテンシ制御回路及び制御方法並びにこれを備える同期式半導体メモリ装置を提供する。 - 特許庁

To resolve the problem that processing an efficiency is lowered due to the existence of an operation latency and a memory latency in pipeline processing of pixel data.例文帳に追加

ピクセルデータのパイプライン処理において、演算レイテンシやメモリレイテンシがあるために処理効率が落ちる。 - 特許庁

To provide a memory shuffling device which performs memory shuffling with less latency.例文帳に追加

より少ないレイテンシでメモリシャッフルすることのできるメモリシャッフル装置を提供すること。 - 特許庁