memory latency timeとは 意味・読み方・使い方

To provide a memory device which achieves high data transfer rate and uniform latency time, the memory device being of a type for outputting a ready signal to the outside.例文帳に追加

本発明は、レディ信号を外部に出力するタイプのメモリ装置において、データ転送レートの高速化およびレイテンシ時間の均一化を図ることが可能な、メモリ装置を提供する。 - 特許庁

To provide a semiconductor memory element which allows data to be output regardless of CAS latency information or clock information, and data-access time to be measured within a short period of time.例文帳に追加

ＣＡＳレイテンシ情報やクロック情報に関係なしにデータを出力し、速い時間内にデータアクセスタイムを測定する半導体メモリ素子の提供。 - 特許庁

An address circuit 902 addresses the memory and stores the present address and the one or more succeeding addresses in order for pre-fetch memory regions 904 to 904c to hide the latency of the memory access during the time of the address change by the address circuit.例文帳に追加

アドレス回路９０２はメモリをアドレスし、プリフェッチ記憶領域９０４ａ−９０４ｃがそのアドレス回路によるアドレス変更の間のメモリアクセスのレイテンシを隠すために、現在アドレスと１つ以上の後続アドレスとをストアする。 - 特許庁

By using the two memory portions, even if one portion receives an excessive delay, it makes possible that the buffer generates the arrangement data stream from a plurality of delayed data portions by latency time of n bit block level.例文帳に追加

２つのメモリ部を使用することによって、たとえ１つの部分が過度の遅延を受けても、バッファがｎビットブロックレベルの待ち時間で複数の遅延されたデータ部分から配列データストリームを生成することを可能とする。 - 特許庁

To reduce latency of a computer by reducing the time required for writing storage data, in a data storage device storing/updating the storage data by alternately writing the storage data into two blocks of a flash memory.例文帳に追加

フラッシュメモリの２つのブロックに交互に保存データを書き込むことで保存データの記憶／更新を行うデータ記憶装置において、保存データの書き込みに要する時間を短くして、コンピュータの待ち時間を抑える。 - 特許庁

To provide a semiconductor memory in which a control signal by CAS latency is generated, power down of a BDD circuit (or SMD circuit) can be performed as a power down signal, and power consumption can be reduced at the time of active power down.例文帳に追加

CASレイテンシによる制御信号を生成し、パワーダウン信号として、BDD回路（またはSMD回路）のパワーダウンを可能とし、アクティブパワーダウン時における消費電力の削減を可能とする半導体記憶装置を提供する。 - 特許庁

To provide a latency control circuit in which an input signal can be transferred to a target circuit at the exact time, especially, a signal input in a chip always at the exact time can be transferred to the target circuit even if a state in the chip is changed by variation of PVT or the like, a semiconductor memory device including the same, and a method for controlling latency.例文帳に追加

正確な時間に入力信号を目標回路まで伝達でき、特に、ＰＶＴの変動などによってチップ内の状況が変化しても常に正確な時間にチップ内に入力された信号を目標回路に伝達できるレイテンシ調節回路、これを備えた半導体メモリ装置、およびレイテンシ調節方法を提供すること。 - 特許庁

Since the LSU4 can access the SPRAM 42 with almost the same latency as the DCACHE, once data stored in the external memory is stored in the SPRAM 42, a processor subsequently accesses the SPRAM 42, can perform data processing and can process more mass data than the external memory in a short time.例文帳に追加

ＬＳＵは、DCACHEとほぼ同じレイテンシーでSPRAMにアクセスできるため、外部メモリに格納されたデータを、いったんSPRAMに格納すれば、その後、プロセッサはSPRAMにアクセスしてデータ処理を行うことができ、外部メモリよりも短時間に大量のデータを処理できる。 - 特許庁