PHY toとは 意味・読み方・使い方

The MUX-PDUs have variable sizes and are mapped to PHY packets such that (1) each MUX-PDU that is smaller than the PHY packet size is sent in one PHY packet and (2) each MUX-PDU that is larger than the PHY packet size is sent in a minimum number of PHY packets.例文帳に追加

ＭＵＸ−ＰＤＵは、可変サイズであり、ＰＨＹパケットサイズより（１）小さい各ＭＵＸ−ＰＤＵは１つのＰＨＹパケットで、（２）大きい各ＭＵＸ−ＰＤＵは最小数のＰＨＹパケットで送られるように、ＰＨＹパケットに対してマッピングされる。 - 特許庁

A line monitoring request part 3 requests PHY access from a PHY access control part 6 so as to monitor a line.例文帳に追加

回線監視要求部３は回線の監視を行うために、ＰＨＹアクセス制御部６にＰＨＹアクセスを要求する。 - 特許庁

Each PHY packet is sent to a receiver in one transmission time interval.例文帳に追加

各ＰＨＹパケットは１つの送信時間間隔中で受信機に送られる。 - 特許庁

The PHY access control part 6 controls the PHY access request by the line monitoring request part 3 to access a PHY 20, and transmits read data of a PHY management register for access request information to the line monitoring request part 3 and a line state decision part 4.例文帳に追加

ＰＨＹアクセス制御部６は、回線監視要求部３からのＰＨＹアクセス要求を制御してＰＨＹ２０に対してアクセスを行うとともに、アクセス要求情報に対するＰＨＹマネジメントレジスタのリードデータを、回線監視要求部３、回線状態判定部４に送信する。 - 特許庁

When not communicating, the device 11 outputs an operation stop signal from the 2nd PHY/LINK IF 17 to the arbitration 15 and the 1st PHY/LINK IF 16 to stop itself as well as stop operations of each of the arbitration 15 and the 1st PHY/LINK IF 16.例文帳に追加

非通信中は、第２ファイ／リンクＩＦ部１７からアービトレーション部１５及び第１ファイ／リンクＩＦ部１６へ作動停止信号を出力し、各部１５、１６の作動を停止させると共に、自身の作動も停止する。 - 特許庁

The processor, in the event a status of the PHY is modified, configures the PHY again according to the PHY configuration information stored in the memory.例文帳に追加

該ＰＨＹの状態変更イベントが生じた場合に、メモリに記憶されたＰＨＹコンフィギュレーション情報に基づき、該ＰＨＹを再度コンフィギュレーションする。 - 特許庁

The MAC-PHY interfacing includes transmitting a PHY register address from a MAC to a PHY through a parallel data bus in an address phase, and transmitting write data from the MAC to the PHY through the parallel data bus or receiving read data output from the PHY through the parallel data bus by the MAC in a data phase.例文帳に追加

アドレスフェーズでＭＡＣが、ＰＨＹレジスタアドレスを、パラレルデータバスを介してＰＨＹに伝送する段階と、データフェーズでＭＡＣが、ライトデータを、パラレルデータバスを介してＰＨＹに伝送するか、またはＭＡＣが、ＰＨＹから出力されたリードデータを、パラレルデータバスを介して受信する段階と、を含むＭＡＣ−ＰＨＹインターフェース方法。 - 特許庁