TRANSLATION LOOKASIDE BUFFERとは 意味・読み方・使い方

In a processor system provided with the existing translation lookaside buffer mechanism, in order to support the real space control(RSC) bit which is a new processor control bit, a dedicated space bit which is an existing control bit in the translation lookaside buffer mechanism in re-defined as an ignore common segment bit and a new non-overlapping translation lookaside buffer mechanism entry is generated.例文帳に追加

既存変換索引緩衝機構を有するプロセッサ・システムにおいて、新しいプロセッサ制御ビットである実空間制御（ＲＳＣ）ビットをサポートするために、変換索引緩衝機構における既存制御ビットである専用空間ビットが、イグノア共通セグメント・ビットと再定義され、新しい非重複変換索引緩衝機構エントリを作成する。 - 特許庁

The translation lookaside buffer (TLB) stores a plurality of TLB entries, each of which has a flags field and an extended flags field.例文帳に追加

アドレス変換バッファー（ＴＬＢ）は複数のＴＬＢエントリを格納し、その各々がフラグフィールドおよび拡張フラグフィールドを有する。 - 特許庁

The translation lookaside buffer receives the virtual address, and includes a CAM and a page table entry array.例文帳に追加

この変換索引バッファは、仮想アドレスを受信し、ＣＡＭおよびページテーブルエントリアレイを含む。 - 特許庁

To secure replacement of an entry in a microprocessor having a translation lookaside buffer.例文帳に追加

変換索引バッファを有するマイクロプロセッサにおいて、エントリ置換が実施できなくなることを防止する。 - 特許庁

To provide a processor and an address translating method for reducing the mounting area of a TLB (Translation Lookaside Buffer).例文帳に追加

ＴＬＢの実装効率を小さくした演算処理装置およびアドレス変換方法を提供すること。 - 特許庁

To perform address conversion at a high speed, and to reduce the possibility of a TLB(translation lookaside buffer) mistake arises in the case of start of data transfer and passing of page boundary.例文帳に追加

アドレス変換を高速に行うとともに、データ転送開始時及びページ境界越え時にＴＬＢミスが発生する可能性を低減する。 - 特許庁

To provide a TLB (translation lookaside buffer) virtualization method of a machine virtualization device which, in the case where a TLB is shadowed in a virtualization environment, avoids TLB entry conflicts and is capable of improving the performance of a virtualization environment.例文帳に追加

仮想化環境でＴＬＢがシャドウ化される場合において、ＴＬＢのエントリの競合を回避し、仮想化環境の性能を向上することができる計算機仮想化装置のＴＬＢ仮想化方法を提供する。 - 特許庁

To provide a mounting method of a support to a new real space control bit using an existing translation lookaside buffer mechanism in a microprocessor system.例文帳に追加

マイクロプロセッサ・システムにおいて既存変換索引緩衝機構を用いる新しい実空間制御ビットに対するサポートの実装方法を提供する。 - 特許庁