VHDL-Aとは 意味・読み方・使い方

Then a timing specification description generation part 15 converts information inputted on the screen to a VHDL description and inserts it into a function description stored in a specification description storage part 16.例文帳に追加

そして、タイミング仕様記述生成部１５は、この画面上で入力される情報をＶＨＤＬ記述に変換し、仕様記述記憶部１６に記憶された機能記述に挿入する。 - 特許庁

Successively, the type of the node in the hardware component graph is determined, and a corresponding VHDL component is generated, and correlation data are written in an architecture of the hardware description language.例文帳に追加

続いてハードウエア構成図内のノードの型別を判断して相対するＶＨＤＬコンポーネントを作り、更に相関データをハードウエア記述言語のアーキテクチャー内に書き込む。 - 特許庁

Thus, intentional insertion of an individual buffer is described in the VHDL so that the same shift register uses a clock outputted from the same buffer so as to decrease clock skew.例文帳に追加

これにより、同一のシフトレジスタ内では、同一のバッファから出力されるクロックを使用するように、意図的に個別のバッファを挿入するようＶＨＤＬで記述することにより、クロックスキューを小さくする。 - 特許庁

In a step S5, an HDL program constituted of VHDL or the like is obtained based on the correspondence indicated in the steps S3 and S4, and a hardware-like programmable integrated circuit such as a CPLD or an FPGA is programmed based on the HDL program in a step S6.例文帳に追加

その後、ステップＳ５で、ステップＳ３，Ｓ４で示した対応づけに基づきＶＨＤＬ等によるＨＤＬプログラムを得て、ステップＳ６でＨＤＬプログラムに基づきＣＰＬＤやＦＰＧＡ等のハードウェア的プログラム可能な集積回路に対するプログラミングを行う。 - 特許庁

Integrated co- simulation environment of the software (to be written, for example, in C or assembler language) and the hardware (to be written, for example, in VHDL and a subset of C) is obtained by the addition of an instruction set simulator which operates under the same OS is added.例文帳に追加

同じＯＳの下で動作する命令セットシミュレータが付加されることにより、ソフトウェア（例えばＣやアセンブラで書かれる）とハードウェア（例えばＶＨＤＬやＣのサブセットで書かれる）の統合コシミュレーション環境が得られる。 - 特許庁

In this model generation system, a circuit inside an FPGA is produced by use of buffer information and pin assignment information to be produced in circuit design by a VHDL file, and the IBIS model is output by use of an arranging/wiring tool provided from each vendor on the basis of the circuit.例文帳に追加

本発明は、回路設計時に作成しなければならないピンアサイン情報とバッファ情報とを利用してFPGA内の回路をＶＨＤＬファイルで作成し、この回路に基づいて各ベンダから提供される配置配線ツールを用いてIBISモデルを出力させることにより、上記課題を解決する。 - 特許庁