VWLとは 意味・読み方・使い方

After setting a selected bit line to a bit line voltage according to a write data, a word line voltage VWL is boosted in three steps.例文帳に追加

選択ビット線を書き込みデータに応じたビット線電圧に設定した後、ワード線電圧ＶWLを３段のステップで昇圧する。 - 特許庁

When data are read out, a bit line potential VBL is larger than a source line potential VSL, and a word line potential VWL_s of a selection cell MC_s is larger than the bit line potential VBL, and a word line potential VWL_us of a non-selection cell MC_us is smaller than the source line potential VSL.例文帳に追加

データの読み出し時、ビット線電位ＶＢＬはソース線電位ＶＳＬより大きく、選択セルＭＣ＿ｓのワード線電位ＶＷＬ＿ｓは、ビット線電位ＶＢＬより大きく、非選択セルＭＣ＿ｕｓのワード線電位ＶＷＬ＿ｕｓは、ソース線電位ＶＳＬより小さい。 - 特許庁

For example, when the last voltage value of the batch write pulse in data erasing operation of the previous time is VWL=8.00 V, VWELL=VSL=-6.00 V, in this time it is made lower than the above, the batch write pulse start voltage value is set to VWL=7.75 V, VWELL=VSL=-5.75 V.例文帳に追加

例えば、前回のデータ消去動作における一括書き込みパルスの最終電圧値がＶ_WL＝８．００Ｖ、Ｖ_Well＝Ｖ_SL＝−６．００Ｖであった場合は、今回はそれよりも１段階低くして、一括書き込みパルスの開始電圧値を、Ｖ_WL＝７．７５Ｖ、Ｖ_Well＝Ｖ_SL＝−５．７５Ｖに設定する。 - 特許庁

A word line potential control circuit 21 controls potential Vwl of the word line WL so that inclination until the potential Vwl of the word line WL rises to first potential V1 upon the data reading from a memory cell 12 becomes larger than inclination of increase from the first potential V1 toward second potential V2.例文帳に追加

ワード線電位制御回路２１は、メモリセル１２からのデータの読み出し時にワード線ＷＬの電位Ｖｗｌが第１の電位Ｖ１に上昇するまでの傾きが、第１の電位Ｖ１から第２の電位Ｖ２にさらに上昇するまでの傾きより大きくなるようにワード線ＷＬの電位Ｖｗｌを制御する。 - 特許庁

A refreshing section 262 reduces the potential VWL of each word line WLBj to Vc with a fixed period Ts, at the same time, reduces a gate potential Vg of a PMOS transistor 252 in the monitor cell 250 with the prescribed depth (amplitude).例文帳に追加

リフレッシュ部２６２は、各ワード線ＷＬＢjの電位Ｖ_WLを一定周期ＴsでＶcまで立ち下げ、これと同時にモニタセル２５０におけるＰＭＯＳトランジスタ２５２のゲート電位Ｖgを所定の深さ（振幅）で立ち下げる。 - 特許庁

In this SRAM, refreshing of a system in which a word line potential VWL is reduced in pulse state between a reference potential VDD of a H level and a fixed potential Vc is performed.例文帳に追加

このＳＲＡＭでは、ワード線電位Ｖ_WLをＨレベルの基準電位Ｖ_DDと一定の電位Ｖcとの間でパルス的に下げる方式のリフレッシュを行う。 - 特許庁

In a flash memory 1, a data read-out gate voltage generating circuit 70 outputs a word line voltage VWL adjusted to a voltage VrtminL to a gate voltage switch circuit 15 and a read-out analog value holding circuit 110.例文帳に追加

フラッシュメモリ１において，データ読み出しゲート電圧発生回路７０は，電圧ＶｒｔｍｉｎＬに調節されたワード線電圧ＶＷＬをゲート電圧スイッチ回路１５および読み出しアナログ値保持回路１１０に対して出力する。 - 特許庁