arithmetic logical unitとは 意味・読み方・使い方

The arithmetic logical unit 10 includes first computing elements 11 to 46 capable of selectively executing various arithmetic logical operations except multiplication and second computing elements 61 and 71 capable of executing multiplication independently.例文帳に追加

演算部１０は、は、乗算を除く複数種類の算術論理演算を選択的に実行可能な第１演算器１１〜４６と、乗算を単体で実行可能な第２演算器６１、７１とを備える。 - 特許庁

A mechanism such as an arithmetic unit or a cache memory in the physical processor is used in competition or shared among the logical processors.例文帳に追加

物理プロセッサ内の演算器、キャッシュメモリなどの機構は、論理プロセッサ間で競合して使用されあるいは共有される。 - 特許庁

Furthermore, the arithmetic unit 17 sequentially divides and calculates a first sentence to a second sentence on the basis of the logical configuration.例文帳に追加

演算装置１７は、さらに、当該論理構成に基づいて第１の文から第２の文を順次、分割して算出する。 - 特許庁

The arithmetic logical unit manages the execution of a plurality kinds of tasks by an RTOS, and obtains a plurality kinds of object modules each of which is binary data after a compilation processing modularized in each task unit.例文帳に追加

演算部は、ＲＴＯＳにより複数種類のタスクの実行を管理するとともに、各々がタスク単位でモジュール化されたコンパイル処理後のバイナリデータである複数種類のオブジェクトモジュールを取得する。 - 特許庁

At the time of performing the logical arithmetic operation of the fixed pattern bits and the prescribed unit specific bits of picture original data, the specific bits are changed so that a preliminarily decided specific value can be set.例文帳に追加

固定のパターンビットと画像原データの所定単位の特定のビットを論理演算したときに、予め定めた特定の値になるように、特定のビットを変更する。 - 特許庁

To provide an arithmetic unit capable of optimizing a logical level, capable of preventing an increase in configuration information, capable of preventing reduction in area efficiency as an integrated circuit, capable of improving arithmetic operation efficiency, and capable of reducing electric power consumption.例文帳に追加

論理レベルの最適化ができ、また構成情報の増大を防止でき、集積回路としての面積効率の低下を防止でき、また、演算効率の向上を図れ、しかも低消費電力化を図れる演算装置を提供する。 - 特許庁

This processor is provided with an instruction memory 1, a fetch unit 2, a decode unit 3, a rename control unit(RCU) 4 for executing a rename instruction to be described later, a rename control register(RCR) 5, a register file 6 for storing a correspondence relation of a physical address and a logical address and an arithmetic processing unit(ALUs) 7 for executing a decoded instruction.例文帳に追加

プロセッサは、命令メモリ１と、フェッチ・ユニット２と、デコード・ユニット３と、後述するリネーム命令を実行するリネーム制御ユニット(RCU)４と、リネーム制御レジスタ(RCR)５と、物理アドレスと論理アドレスとの対応関係を記憶するレジスタファイル６と、デコードした命令を実行する演算処理ユニット(ALUs)７とを備えている。 - 特許庁

As to an SIMD type microprocessor including an arithmetic logical arithmetic unit and a register for storing the arithmetic result, and having a plurality of processor elements for performing processing in a status that the register is divided, this data processing method is characterized to set data by the division units of the register based on the arrangement of processor elements and the division of the register.例文帳に追加

本発明のデータ処理方法は、算術論理演算器と演算結果を保持するレジスタを含み前記レジスタが分割された状態で処理を行い得るプロセッサエレメントを、複数持つＳＩＭＤ型マイクロプロセッサにおいて、プロセッサエレメントの配置、及びレジスタの分割に基づいて、レジスタの分割単位にデータを設定することを特徴とする。 - 特許庁