bit BLTとは 意味・読み方・使い方

Gates of the transistors N10, N11 are connected to the bit lines /BLt, BLt, and drains are connected to the bit lines BLt, /BLt.例文帳に追加

トランジスタＮ１０，Ｎ１１のゲートはビット線／ＢＬｔ，ＢＬｔに接続し、ドレインはビット線ＢＬｔ，／ＢＬｔに接続する。 - 特許庁

The complementary bit line includes first and second bit lines BLT and BLB.例文帳に追加

相補ビット線は、第１ビット線ＢＬＴと第２ビット線ＢＬＢからなる。 - 特許庁

A bit line equalizer BLE equalizes the potential of the bit line pairs BLt and Blc.例文帳に追加

ビット線イコライザＢＬＥは、ビット線対ＢＬｔ，ＢＬｃの電位をイコライズする。 - 特許庁

A read transistor MRT and a write transistor MWT are connected to a bit line BLT side via a transfer transistor MTT.例文帳に追加

ビット線BLT側には、トランスファトランジスタMTTを介して、リード用トランジスタMRT及びライト用トランジスタMWTが接続される。 - 特許庁

During the reading operation, a potential higher than that of the first bit line BLT appears in the second bit line BLB.例文帳に追加

読み出し動作時、第２ビット線ＢＬＢには第１ビット線ＢＬＴよりも高い電位が現れる。 - 特許庁

Bit line pre-charge circuits PCt, PCb pre-charging bit lines BLt, /BLt to ground voltage GND are arranged, and reference word lines RWLo, RWLe and a reference memory cell RMC are arranged so that potential difference is caused surely between bit lines BLt and /BLt when a word line WL is activated.例文帳に追加

ビット線ＢＬｔ，／ＢＬｔを接地電圧ＧＮＤにプリチャージするビット線プリチャージ回路ＰＣｔ，ＰＣｂを設け、ワード線ＷＬが活性化されたときビット線ＢＬｔ，／ＢＬｔ間に必ず電位差が生じるように参照ワード線ＲＷＬｏ，ＲＷＬｅ及び参照メモリセルＲＭＣを設ける。 - 特許庁

The semiconductor memory is provided with a sense amplifier SA, a pair of bit lines BLT, BLB, a transfer switch SW provided between the sense amplifier SA and the pair of bit lines BLT, BLB, a pre-charge circuit PC pre-charging the sense amplifier SA and the pair of bit lines BLT, BLB to the same potential, and a control circuit CTL.例文帳に追加

センスアンプＳＡと、ビット線対ＢＬＴ，ＢＬＢと、センスアンプＳＡとビット線対ＢＬＴ，ＢＬＢとの間に設けられたトランスファースイッチＳＷと、センスアンプＳＡとビット線対ＢＬＴ，ＢＬＢを同電位にプリチャージするプリチャージ回路ＰＣと、制御回路ＣＴＬとを備える。 - 特許庁