bit phase synchronizationとは 意味・読み方・使い方

To provide a phase comparator, a PLL circuit, an FLL circuit, a bit synchronization circuit, and a receiver for reducing bit errors and carrying out bit judgement accurately even when a transmission signal has a low S/N ratio.例文帳に追加

伝送信号のＳ／Ｎ比が低い場合であっても正確にビット判定を行うことができて、ビット誤りを低減可能な位相比較器、ＰＬＬ回路、ＦＬＬ回路、ビット同期回路、受信装置を提供する。 - 特許庁

To provide a burst synchronization circuit high in reliability and capable of selecting an optimum sampling phase by detecting both side edges of a 1-bit pulse without using an alternate pattern for burst synchronization in the case of matching a phase of a burst received data signal with a sampling phase of the received data signal and selecting an optimum sampling phase even on the occurrence of a bit error.例文帳に追加

バースト状の受信データ信号とその受信データ信号のサンプリング位相とを合わせるバースト同期回路に関し、バースト同期用の交番パターンを用いることなく、１ビットパルスの両側エッジを検出して最適サンプリング位相を選択し、又、ビット誤りが発生しても最適サンプリング位相を選択する信頼性の高いバースト同期回路を提供する。 - 特許庁

The bit synchronization circuit 1 consists of a polyphase clock generating circuit 2, phase comparator 3, identification circuit 4, majority phase decision circuit 5, data selection circuit 6, clock frequency divider circuit 7, storage circuit 8, and delay circuit 9.例文帳に追加

ビット同期回路1は多相クロック発生回路2、位相比較器3、識別回路4、多数決位相決定回路5、データ選択回路6、クロック分周回路7、保持回路8、遅延回路9から構成される。 - 特許庁

A retiming circuit calculates an initial phase offset and a frequency offset for a defined bit within the storage buffer using a first location of the first synchronization pattern and a second location of the second synchronization pattern.例文帳に追加

リタイミング回路は、第１の同期パターンの第１のロケーションおよび第２の同期パターンの第２のロケーションを使用してストレージ・バッファ内の定義されたビットに関する初期位相オフセットおよび周波数オフセットを算出する。 - 特許庁

A receiver side STM frame synchronizing circuit 12 detects a frame synchronization pattern to check a pattern of a bit phase, generates bit rearrangement information 110 denoting the pattern, applies bit rearrangement processing with respect to the parallel data 102 on the basis of the pattern to generate parallel data 106 that are synchronized in terms of bytes.例文帳に追加

受信側STM フレーム同期回路12では、フレーム同期パターンを検出してビット位相のパターンを調べ、そのパターンを示すビット並べ替え情報110 を生成すると共に、そのパターンに基づいてパラレルデータ102 に対してビット並べ替え処理を施し、バイト同期のとれたパラレルデータ106 を生成する。 - 特許庁

Within the signal range of a bit signal which can be inserted in synchronization with a detected bit synchronous signal Bsync, the integrated values S2 of wobbling signals at a cycle where a phase change as a bit signal is expected are subjected to predetermined coding operations and totalled, whereby the characteristic amounts S13 and S16 of respective bit signals of "1" and "0" are calculated.例文帳に追加

検出されたビット同期信号Ｂｓｙｎｃに同期して挿入され得るビット信号の信号範囲において、ビット信号としての位相変化が生ずるべき周期におけるウォブル信号の積分値Ｓ２にそれぞれ所定の符号操作を行って合計することにより、‘１’および‘０’のビット信号の特徴量Ｓ１３、Ｓ１６がそれぞれ算出される。 - 特許庁

A demodulator-bit synchronization device 20 demodulates and synchronizes a PSK or QAM signal, generates an in-phase component I and a quadrature component Q and gives them to a discrimination circuit 24 and a microprocessor 22.例文帳に追加

復調器−ビット同期器２０は、ＰＳＫ又はＱＡＭ信号を復調し同期化し、同相成分Ｉ及び直交成分Ｑを発生し、判断回路２４及びマイクロプロセッサ２２に供給する。 - 特許庁

To improve estimate accuracy of a reference phase and a frequency offset in the case that a receiver side (demodulator side) conducts quasi- synchronization detection and to enhance a bit error rate characteristic of a carrier power versus noise power ratio.例文帳に追加

受信機側（復調側）で準同期検波を行う際の基準位相及び周波数オフセット量の推定精度が向上し、かつ搬送波電力対雑音電力比におけるビット誤り率特性を向上させること。 - 特許庁