bus timingとは 意味・読み方・使い方

LOW VOLTAGE SWING BUS ANALYSIS METHOD USING STATIC TIMING ANALYZER例文帳に追加

静的タイミング解析装置による低電圧スイングバスの解析方法 - 特許庁

The bus state controller forms the external bus control signal at the same timing with external bus clock signals of each of the address areas to be accessed.例文帳に追加

このとき、バスステートコントローラは、アクセスする各アドレスエリアの外部バスクロック信号にタイミングを合わせて外部バス制御信号を形成する。 - 特許庁

To propose the reset control device of a bus bridge which is not protocol violation at a primary bus side regardless of a reset timing to a secondary bus side.例文帳に追加

セカンダリバス側へのリセットタイミングに寄らず、プライマリバス側のプロトコル違反とはならないバスブリッジのリセット制御装置を提案する。 - 特許庁

To improve timing resolution of a memory regardless of a bus clock frequency.例文帳に追加

メモリのタイミング分解能をバスクロック周波数に関わらず向上する。 - 特許庁

Moreover, the re-acceleration timing of the vehicle of the bus bar #J is defined by 'T=0', and the re-acceleration timing of the vehicle of the bus bar #I is defined by 'T=TIJ', and the re-acceleration timing of the vehicle of the bus bar #3 is defined by 'T=TIJ+T3J' from the calculated result.例文帳に追加

更に、上記の計算結果から、バスバー＃Ｊの車両の再加速タイミングを「Ｔ＝０」とし、バスバー＃Ｉの車両の再加速タイミングを「Ｔ＝Ｔ_IJ 」、バスバー＃３の車両の再加速タイミングを「Ｔ＝Ｔ_IJ ＋Ｔ_3J」とする。 - 特許庁

To provide a bus timing control circuit capable of reducing labor for managing the set values of various kinds of bus timing required when a CPU accesses peripheral devices through a bus by using software.例文帳に追加

ＣＰＵがバスを介して周辺装置にアクセスする際に要する、各種バスタイミングの設定値をソフトウェアにて管理する手間を削減するバスタイミング制御回路を提供する。 - 特許庁

When accessing the peripheral module 51 from the CPU 41, the bus bridge controller 1 retains data of the peripheral bus 50 at the timing according to the above timing signal, and transfers the retained data to the CPU bus 40.例文帳に追加

ＣＰＵ４１から周辺モジュール５１へのアクセスで、バスブリッジ制御部１は、前記タイミング信号に従ったタイミングで周辺バス５０のデータを保持して、ＣＰＵバス４０に転送する。 - 特許庁

A first bus, a second bus, and a third bus are connected between the timing controller and a first source driver of a plurality of source drivers connected by serial cascading.例文帳に追加

タイミングコントローラとシリアルカスケードで接続された複数のソースドライバのうち第１ソースドライバ間には第１、第２及び第３バスが接続される。 - 特許庁