cell control blockとは 意味・読み方・使い方

This fuel cell device 600 contains a fuel cell block 402 having at least two constructions and making electrical reconstruction possible with a control module 606.例文帳に追加

燃料電池装置(600)は、制御モジュール(606)により少なくとも２つの構成で電気的に再構成可能な燃料電池ブロック(402)を含む。 - 特許庁

A memory cell group block constituted of cross points is controlled by means of laterally divided two work line control blocks, vertically divided two bit line control blocks, and a switch group block.例文帳に追加

クロスポイント構成のメモリセル群ブロックを左右２個分けたワード線制御ブロックと上下２個に分けたビット線制御ブロックとスイッチ群ブロックによって制御する。 - 特許庁

The memory cell group block of the cross point constitution is controlled by divided right and left word line control blocks and divided upper and lower bit line control blocks and a switch group block.例文帳に追加

クロスポイント構成のメモリセル群ブロックを左右２個分けたワード線制御ブロックと上下２個に分けたビット線制御ブロックとスイッチ群ブロックによって制御する。 - 特許庁

Then, the control circuit executes verification for the first memory cell of the first block and, if the verification is passed, reads data stored in the first memory cell of the first block and data stored in the second memory cell of the second block.例文帳に追加

その後、制御回路は、第１のブロックの第１のメモリセルに対してベリファイを実行し、ベリファイをパスした場合には、第１のブロックの第１のメモリセルに記憶されたデータ、および、第２のブロックの第２のメモリセルに記憶されたデータを読み出す。 - 特許庁

A semiconductor memory includes a sense amplifier block sa, a pair of memory cell block mc0, mc1, a pair of word driver block wd1-0, wd1-1, a pair of decoder block dec1-0, dec1-1, and a control circuit block cnt101.例文帳に追加

半導体記憶装置は，センスアンプブロックｓａ，一対のメモリセルブロックｍｃ０，ｍｃ１，一対のワードドライバブロックｗｄ１−０，ｗｄ１−１，一対のデコーダブロックｄｅｃ１−０，ｄｅｃ１−１，および制御回路ブロックｃｎｔ１０１を含む。 - 特許庁

Therefore, the cell block l-2 are driven independently by a local control circuit 10-1 and a Y decoder 5-1, and the cell blocks 3-5 are driven independently by a local control circuit 10-2 and a Y decoder 5-2.例文帳に追加

従って、セルブロック１~２は、ローカル制御回路１０−１、Yデコーダ５−１により、セルブロック３〜５は、ローカル制御回路１０−２、Yデコーダ５−２により、それぞれ独立して駆動される。 - 特許庁

The control circuit can control refresh-operation independently respectively for a plurality of memory blocks, and controls so that one side of memory cell block and the other side memory block perform refresh-operation with different timing.例文帳に追加

制御回路は、複数のメモリブロックに対してそれぞれ独立にリフレッシュ動作を制御することができ、一のメモリセルブロックと他の一のメモリセルブロックとを異なるタイミングでリフレッシュ動作するように制御する。 - 特許庁

Each block control circuit 33a-33d controls levels of the pre-charge signal PR0-PR3 to a reset level of a word line in accordance with an access state of each cell block BLK0-BLK3.例文帳に追加

各ブロック制御回路３３ａ〜３３ｄは、プリチャージ信号ＰＲ０〜ＰＲ３のレベルを、各セルブロックBLK0〜BLK3のアクセス状態に応じてワード線のリセットレベルに制御する。 - 特許庁