clock synthesizerとは 意味・読み方・使い方

The frequency synthesizer 205 changes a signal of a system clock 206 so as to correspond to the determined appropriate frequency.例文帳に追加

周波数合成器２０５はシステムクロック２０６の信号を決定された適切な周波数に対応するように変更する。 - 特許庁

A clock signal generator 40 advances the timing of clock signal by the time equivalent to a process delay in the special effect/synthesizer in the L-shape reduction mode.例文帳に追加

時計信号発生装置４０は、Ｌ字型縮小モード時には特殊効果・合成装置における処理遅延量相当の時間だけ時計信号のタイミングをアドバンスさせる。 - 特許庁

A control section 25 controls a chip clock phase of a chip clock generator 26 by taking a 2nd synthesizer 13 and a correlation detection section 14 as well as a frequency error into account.例文帳に追加

制御部２５は、第２シンセサイザ１３および相関検出部１４のみならず周波数誤差を考慮してチップクロック発生器２６のチップクロック位相を制御する。 - 特許庁

To detect abnormality of a word clock to generate an alarm with a simple configuration in a musical sound synthesizer such as a sound source board which operates synchronously with a word clock supplied from outside in every sampling cycle according to a system clock independent of the word clock.例文帳に追加

外部からサンプリング周期毎に供給されるワードクロックに同期し、該ワードクロックから独立したシステムクロックに基づいて動作する音源ボード等の楽音合成装置において、簡易な構成でワードクロックの異常を検出し、警告等を行う。 - 特許庁

The CDM signal transmission device includes a CDM signal transmission unit 12, a clock signal generation unit 18, a frame synthesizer 14 and a semiconductor laser 16.例文帳に追加

CDM信号送信装置は、CDM信号送信部12とクロック信号生成部18とフレーム合成器14と半導体レーザ16とを具えている。 - 特許庁

The sound source system is provided individually with a clock generator 84 which generates a system clock SCK to be supplied to a CPU 30 etc., through an internal bus 20 and a clock generator 85 which generates a clock ACK for waveform synthesis to be supplied to a waveform synthesizer 72 of a sound source accelerator 70.例文帳に追加

内部バス２０を介してＣＰＵ３０等へ供給するシステムクロックＳＣＫを生成するクロック発生部８４と、音源アクセラレータ７０の波形合成器７２に与える波形合成用クロックＡＣＫを生成するクロック発生部８５とを別個に設ける。 - 特許庁

The in-circuit emulator 100 stores the received clock frequency data in a frequency data register part, and a PLL synthesizer 120 oscillates with a frequency based on the clock frequency data stored in the frequency data register part to generate a clock.例文帳に追加

インサーキットエミュレータ１００は周波数データレジスタ部に受信したクロック周波数データを格納し、ＰＬＬシンセサイザ１２０は、周波数データレジスタ部に格納されたクロック周波数データに基づいた周波数で発振してクロックを生成する。 - 特許庁

The jitter reduction circuit for reducing jitter of a clock generator includes a power distributor 10, a delay unit 20 and a power synthesizer 30.例文帳に追加

クロック発生器のジッタを軽減するジッタ軽減回路は、電力分配器１０と遅延部２０と電力合成器３０とからなる。 - 特許庁