delay skewとは 意味・読み方・使い方

To make clock delay and clock skew small while reducing a power consumption.例文帳に追加

クロック遅延及びクロックスキューを小さくするとともに、消費電力を低減する。 - 特許庁

To provide a method for achieving delay analysis using a high-accuracy clock skew.例文帳に追加

精度の良いクロックスキューを用いた遅延解析を実現する方法を提供する。 - 特許庁

When no circuit operation can be guaranteed with the delay value prior to delay adjustment under the predetermined process condition, a predicted delay value and predicted skew under the predetermined process condition are calculated on the basis of the delay value and skew prior to the delay adjustment under a standard process condition (a step ST3).例文帳に追加

次に、所定のプロセス条件での遅延調整前の遅延値などによると回路動作を保証できない場合に、基準となるプロセス条件での遅延調整前の遅延値およびスキューにもとづいて、所定のプロセス条件での予測遅延値および予測スキューを求める（ステップＳＴ３）。 - 特許庁

The layout device 1 includes an assumption skew value storage part 141, a delay insertion part 133, and a delay adjustment part 134.例文帳に追加

本発明にかかるレイアウト装置１は、想定スキュー値記憶部１４１、遅延挿入部１３３、遅延調整部１３４を備える。 - 特許庁

When the assumption skew value is a request skew value or below, the delay insertion part 133 inserts a delay adjustment buffer 206 into a topmost side of the clock tree.例文帳に追加

遅延挿入部１３３は、想定スキュー値が要求スキュー値以下である場合、当該クロックツリーの最上位側に遅延調整バッファ２０６を挿入する。 - 特許庁

To allow further reuse of a function block including clock wiring by making a clock-skew control for the entire large scale semiconductor integrated circuit easy, suppressing degradation in delay constraint caused at clock-skew control, and optimizing the clock-skew control for the entire semiconductor integrated circuit as well as in each function block.例文帳に追加

大規模な半導体集積回路全体のクロックスキュー制御を容易化し、クロックスキュー制御時に引き起こす遅延制約の劣化を抑制し、半導体集積回路全体および各機能ブロック内のクロックスキュー制御を最適化し、クロック配線を含む機能ブロックの再利用性を高める。 - 特許庁

A skew detecting circuit 13 calculates an amount of skew on the basis of the difference of amount of delay of the clock signal between the clock signal distributing region 1_1 and the clock signal distributing regions 1_2 to 1_N, and outputs the calculated amount of skew to a power controlling circuit 12.例文帳に追加

スキュー検出回路１３は、クロック信号分配領域１_１と他のクロック信号分配領域１_２〜１_Ｎとの間のクロック信号の遅延量の差からスキュー量を計算し、計算されたスキュー量を電源制御回路１２に出力する。 - 特許庁

In this method for delay adjustment, a delay value and skew prior to delay adjustment are calculated under each of the plurality of process conditions of a semiconductor integrated circuit on the basis of layout information ( a step ST1).例文帳に追加

本発明の遅延調整方法は、まず、レイアウト情報にもとづいて、半導体集積回路の複数のプロセス条件ごとに、遅延調整前の遅延値およびスキューを求める（ステップＳＴ１）。 - 特許庁