delta clockとは 意味・読み方・使い方

The data converter 10 is provided with a sigma-delta modulator 16, a D/A converter 17, a clock generator 19 connected to the D/A converter 17, and a clock control circuit 18 connected to the clock generator 19.例文帳に追加

データ変換器１０は、シグマ−デルタ変調器１６と、デジタル−アナログ変換器１７と、デジタル−アナログ変換器１７に接続されるクロック発生器１９と、クロック発生器１９に接続されるクロック制御回路１８とを備える。 - 特許庁

A primary delta-sigma modulation circuit 1 samples an input voltage VIN under a clock signal ϕ1, performs charge transfer to an electrostatic capacitor Cs under a clock signal ϕ2, and performs voltage integrating operation.例文帳に追加

１次デルタシグマ変調回路１は、クロック信号φ１の時に入力電圧ＶＩＮをサンプリングし、クロック信号φ２の時に静電容量素子Ｃｓに電荷転送を行い、電圧の積分動作を行う。 - 特許庁

Consequently, the sigma delta type D/A converter is usable even for uses which were impossible because of the problem of clock jitters.例文帳に追加

これにより、従来クロックジッタが問題となって使用できなかった用途においてもシグマデルタ方式Ｄ／Ａ変換器を使用することが可能となる。 - 特許庁

A bit column to be outputted by every bit from a sigma/delta converter 1 synchronously with an operating clock is held to be delayed several cycles of an operating clock by a shift register 3, and bit data held by the shift register 3 are added to bit data from the sigma/delta converter 1 by an adding part 4, and an output signal SUM is outputted.例文帳に追加

動作クロックに同期してシグマデルタ変換部１から１ビットずつ出力されるビット列をシフトレジスタ３で動作クロックの数周期分遅延して保持し、加算部４がシフトレジスタ３の保持するビットデータとシグマデルタ変換部１からのビットデータを加算して出力信号ＳＵＭを出力する。 - 特許庁

To provide a technique for enabling improvement of accuracy with reduced influence of jitter caused by an external clock in an analog-to-digital converter using a continuous delta sigma (ΔΣ) modulator.例文帳に追加

連続型デルタシグマ（△Σ）変調器を利用したアナログデジタル変換器において、外部クロックによるジッタの影響を少なくして精度の向上を図ることができる技術を提供する。 - 特許庁

Depending on an embodiment, while the partition manager is not executed, the change for hRTC is traced and a service processor can be structured so that the clock delta is generated.例文帳に追加

実施形態によっては、当該パーティション・マネージャが実行されていない間、ｈＲＴＣに対する変更を追跡し、クロック・デルタを生成するように、サービス・プロセッサを構成することができる。 - 特許庁

At least one capacitor (16sd) is made available during the first phase of a clock signal having a programmable duty cycle from a sigma/delta modulator (20) by controlling at least one switcher (18sd) corresponding to the clock signal, and during the second phase of the clock signal, the capacitor (16sd) is made unavailable.例文帳に追加

シグマ・デルタ変調器（２０）からのプログラム可能なデューティ・サイクルを有するクロック信号で少なくとも１個の切り替え装置（１８ｓｄ）を制御して、クロック信号の第１の相の間は少なくとも１個の前記コンデンサ（１６ｓｄ）を使用可能にし、クロック信号の第２の相の間は前記コンデンサ（１６ｓｄ）を使用不能にする。 - 特許庁

To provide a delta sigma modulator that easily generates a plurality of clocks required for control of a switch circuit while automatically holding a phase relationship among a plurality of the clocks when a clock frequency is changed.例文帳に追加

デルタシグマ変調器において、スイッチ回路の制御に必要な複数のクロックを容易に作成すると共に、クロックの周波数を変更した場合に、複数のクロックの位相関係を自動的に保持する。 - 特許庁