「delta clock」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Such a cumulative effect of the change for hRTC values can be acquired as a clock delta variable.例文帳に追加

ｈＲＴＣ値に対するこうした変更の累積的効果は、クロック・デルタ変数として捕捉することができる。 - 特許庁

The frequency of a sampling clock ADC_CLK of a delta sigma AD converter 16 is set to be higher than the frequency of an amplifier clock AMP_CLK of a charge amplifier 14 so as to shorten the data update rate of N-bit digital data AD_OUT output from the delta sigma AD converter 16.例文帳に追加

デルタシグマ型ＡＤ変換器１６から出力されるＮビットのデジタルデータAD_OUTのデータ更新レートを短縮するために、デルタシグマ型ＡＤ変換器１６のサンプリング・クロックADC_CLKの周波数は、電荷増幅器１４のアンプ・クロックAMP_CLKの周波数より高く設定される。 - 特許庁

A primary delta-sigma modulation circuit 1 samples an input voltage VIN under a clock signal ϕ1, performs charge transfer to an electrostatic capacitor Cs under a clock signal ϕ2, and performs voltage integrating operation.例文帳に追加

１次デルタシグマ変調回路１は、クロック信号φ１の時に入力電圧ＶＩＮをサンプリングし、クロック信号φ２の時に静電容量素子Ｃｓに電荷転送を行い、電圧の積分動作を行う。 - 特許庁

To provide the sigma delta type D/A converter of high quality which is suppressed in the adverse effect of a phase shift between a sample clock and a noise shaper clock.例文帳に追加

サンプルクロックとノイズシェーパクロックとの位相のずれによる悪影響を抑えた高品位のシグマデルタ方式Ｄ／Ａ変換器を提供する。 - 特許庁

The data converter 10 is provided with a sigma-delta modulator 16, a D/A converter 17, a clock generator 19 connected to the D/A converter 17, and a clock control circuit 18 connected to the clock generator 19.例文帳に追加

データ変換器１０は、シグマ−デルタ変調器１６と、デジタル−アナログ変換器１７と、デジタル−アナログ変換器１７に接続されるクロック発生器１９と、クロック発生器１９に接続されるクロック制御回路１８とを備える。 - 特許庁

A bit column to be outputted by every bit from a sigma/delta converter 1 synchronously with an operating clock is held to be delayed several cycles of an operating clock by a shift register 3, and bit data held by the shift register 3 are added to bit data from the sigma/delta converter 1 by an adding part 4, and an output signal SUM is outputted.例文帳に追加

動作クロックに同期してシグマデルタ変換部１から１ビットずつ出力されるビット列をシフトレジスタ３で動作クロックの数周期分遅延して保持し、加算部４がシフトレジスタ３の保持するビットデータとシグマデルタ変換部１からのビットデータを加算して出力信号ＳＵＭを出力する。 - 特許庁

To provide a digital receiving and focusing device in an ultrasonic system capable of preventing performance of a sigma-delta analogue-digital converter from degrading even if a sampling clock cycle changes.例文帳に追加

超音波システムのデジタル受信集束装置において、サンプリングクロックの周期が変わってもシグマ−デルタアナログ−デジタル変換器の性能低下を防ぐことができる受信集束装置を提供する。 - 特許庁

To provide a technique for enabling improvement of accuracy with reduced influence of jitter caused by an external clock in an analog-to-digital converter using a continuous delta sigma (ΔΣ) modulator.例文帳に追加

連続型デルタシグマ（△Σ）変調器を利用したアナログデジタル変換器において、外部クロックによるジッタの影響を少なくして精度の向上を図ることができる技術を提供する。 - 特許庁

To provide a delta sigma modulator that easily generates a plurality of clocks required for control of a switch circuit while automatically holding a phase relationship among a plurality of the clocks when a clock frequency is changed.例文帳に追加

デルタシグマ変調器において、スイッチ回路の制御に必要な複数のクロックを容易に作成すると共に、クロックの周波数を変更した場合に、複数のクロックの位相関係を自動的に保持する。 - 特許庁

Depending on an embodiment, while the partition manager is not executed, the change for hRTC is traced and a service processor can be structured so that the clock delta is generated.例文帳に追加

実施形態によっては、当該パーティション・マネージャが実行されていない間、ｈＲＴＣに対する変更を追跡し、クロック・デルタを生成するように、サービス・プロセッサを構成することができる。 - 特許庁

At least one capacitor (16sd) is made available during the first phase of a clock signal having a programmable duty cycle from a sigma/delta modulator (20) by controlling at least one switcher (18sd) corresponding to the clock signal, and during the second phase of the clock signal, the capacitor (16sd) is made unavailable.例文帳に追加

シグマ・デルタ変調器（２０）からのプログラム可能なデューティ・サイクルを有するクロック信号で少なくとも１個の切り替え装置（１８ｓｄ）を制御して、クロック信号の第１の相の間は少なくとも１個の前記コンデンサ（１６ｓｄ）を使用可能にし、クロック信号の第２の相の間は前記コンデンサ（１６ｓｄ）を使用不能にする。 - 特許庁

After loading, the partition manager can adjust vRTC using the acquired clock delta for preserving maintainability of vRTC by compensating the change for hRTC, which is performed while the partition manager is not executed.例文帳に追加

ロードされた後、当該パーティション・マネージャは、当該パーティション・マネージャが実行されていない間に行われたｈＲＴＣに対する変更を補償することでｖＲＴＣの保全性を保つのを目的として、こうした捕捉されたクロック・デルタを使用してｖＲＴＣに対する調整を行うことができる。 - 特許庁

Then a null area (e.g. a low gain area) is arranged in a quantized noise at the frequency having a high clock jitter noise by using sigma-delta processing circuit constitution 702 to cancel an adverse effect causing the storage of these two kinds of noises.例文帳に追加

次にシグマ−デルタ処理回路構成７０２を用いて、クロック・ジッタ・ノイズが高い同周波数における量子化ノイズ内にヌル（たとえば低利得エリア）を配して、これら２種類のノイズの蓄積される悪影響を打ち消す。 - 特許庁

An output (pulse density modulation binary data sequence) pdm_-out of the threshold processing circuit 240 is digitized by an analog/digital converter 250 for each clock of a delta/sigma modulation circuit 110 and afterwards fed back to the subtraction circuit 220 as a digital feedback signal ad_-out.例文帳に追加

閾値処理回路２４０の出力（パルス密度変調バイナリデータシーケンス）ｐｄｍ＿ｏｕｔは、デルタシグマ変調回路１１０の１クロック毎に、アナログ・デジタルコンバータ２５０によってデジタル化された後、デジタルフィードバック信号ａｄ＿ｏｕｔとして、減算回路２２０にフィードバックされる。 - 特許庁

An element value of at least one kind of element 3, which determines a filter characteristic of this filter circuit 2, is varied based on the output of a ΣΔ modulator 1, which sigma-delta modulates a digital code input (Code) based on an operation clock CLK, or a signal through a decoder 4 which performs a code-conversion to the output of the ΣΔ modulator 1.例文帳に追加

フィルタ回路２のフィルタ特性を決定する少なくとも１種の素子３の素子値を、動作クロックＣＬＫに基づきデジタルコード入力Ｃｏｄｅをシグマデルタ変調するΣΔ変調器１の出力、或いは該ΣΔ変調器１の出力をコード変換するデコーダ４を介した信号に基づき変化させる。 - 特許庁