digital MOS circuitとは 意味・読み方・使い方

There are formed a first MOS semiconductor element, constituting an analog circuit at a first position on a semiconductor substrate 100, and a second MOS semiconductor element, constituting a digital circuit at a second position on the semiconductor substrate.例文帳に追加

半導体基板１００の第１箇所上にアナログ回路を構成する第１ＭＯＳ型半導体素子を形成すると共に、半導体基板の第２箇所上にデジタル回路を構成する第２ＭＯＳ型半導体素子を形成する。 - 特許庁

To provide a digital/analog converter that can enhance its accuracy without the need for increasing a chip area by replacing a resistor array requiring high precision with MOS transistors(TRs) by considering that the resistance ratio of the MOS TRs on the same integrated circuit can be managed with comparatively high precision.例文帳に追加

同一の集積回路上ではＭＯＳトランジスタ同士の抵抗比は比較的精度良く管理できることに着目し、精度を要する抵抗列をＭＯＳトランジスタに置き換えることにより、チップ面積を増大することなく、ＤＡコンバータとしての精度を向上させることを可能とする。 - 特許庁

To lower operating voltage, without increasing power consumption in a sleep state, in particular, about a semiconductor MOS integrated circuit with a switch installed between a digital circuit and a power source.例文帳に追加

ディジタル回路と電源の間にスイッチを設けた半導体ＭＯＳ集積回路に関し、特にスリープ状態の消費電力を増大させることなく、動作電圧の低電圧化を図る。 - 特許庁

In order to reduce glitch, an input code compatible sample-hold circuit section 25 is added to a conventional R-2R digital/analog converter circuit provided with a latch circuit 10, a MOS switch circuit 15, an R-2R ladder resistor section 20, and an output buffer 30.例文帳に追加

ラッチ回路１０と、ＭＯＳスイッチ回路１５と、Ｒ−２Ｒラダー抵抗部２０と、出力バッファー３０とを備えた従来のＲ−２Ｒ型ＤＡ変換回路に、グリッチ低減のため入力コード対応型のサンプルホールド部２５を付加する。 - 特許庁

Further, pads 20 to 23, 25 to 28 connected to the elements of the digital circuit region 3 and the analog circuit region 2 are disposed in circuit regions 3, 4 surrounded by the power supply wirings 4a, 4b and the ground wirings 5a, 5b of the respective circuits, and the MOS capacitors 12a, 12b.例文帳に追加

また、デジタル回路領域３とアナログ回路領域２の素子に接続されるパッド２０〜２３，２５〜２８がそれぞれの回路の電源配線４ａ，４ｂ、グラウンド配線５ａ，５ｂおよびＭＯＳ容量１２ａ，１２ｂで囲まれた回路領域３，４内に配置される。 - 特許庁

To provide a semiconductor substrate provided with an SOI (silicon on insulator) layer and a BOX layer having a film thickness optimum to respective digital circuit and analog circuit or a high breakdown voltage MOS (metal oxide semiconductor) transistor, a semiconductor device, and the manufacturing method of such a semiconductor device.例文帳に追加

デジタル回路およびアナログ回路または高耐圧ＭＯＳトランジスタのそれぞれに適切な膜厚のＳＯＩ層およびＢＯＸ層を備えた半導体基板、半導体装置およびそのような半導体装置の製造方法を提供する。 - 特許庁

A digital circuit region 3 and an analog circuit region 2 are independently disposed, power supply wirings 4a, 4b and ground wirings 5a, 5b are disposed surrounding the respective circuit regions to be connected to elements in the circuit regions, and MOS capacitors 12a, 12b are formed beneath the power supply wirings 4a, 4b and the ground wirings 5a, 5b.例文帳に追加

デジタル回路領域３とアナログ回路領域２が独立して配置され、それぞれの回路領域の周囲にその回路領域内の素子に接続される電源配線４ａ，４ｂ、グラウンド配線５ａ，５ｂが配置され、電源配線４ａ，４ｂとグラウンド配線５ａ，５ｂの下にＭＯＳ容量１２ａ，１２ｂが形成される。 - 特許庁