failure analysis techniqueとは 意味・読み方・使い方

To provide a technique capable of shortening down time of a partition occurring a failure and failure analysis time.例文帳に追加

障害の発生したパーティションのダウンタイムと障害解析時間を短縮することが可能な技術を提供する。 - 特許庁

To provide an analysis simulator, analysis simulation method and analysis simulation program capable of executing detailed identification of failure part of a device in a short time without requiring skilled technique.例文帳に追加

装置の不良箇所の詳細な特定を、熟練技術を必要とせず且つ短時間で実行可能とする解析シミュレータ、解析シミュレート方法及び解析シミュレートプログラムを提供する。 - 特許庁

To provide detailed information in order to allow a monitoring person to take measures against failure, in an abnormal traffic analysis technique.例文帳に追加

異常トラヒック分析技術において、監視者にとって異常対策を実施するために詳細な情報を提供する。 - 特許庁

To provide a technique enabling a person having no experience or knowledge to efficiently perform analysis a large quantity of case data and creation of a FMEA (failure mode and effects analysis)sheet.例文帳に追加

経験や知識をもたない者でも、多量の事例データの分析並びにＦＭＥＡシートの作成を効率的に行うことを可能にする技術を提供する。 - 特許庁

To provide a technique of shortening a TAT of analysis and reducing a burden of an operator by making association of an access to a probing object and a coordinate on layout data easy, in failure analysis of a semiconductor device.例文帳に追加

半導体装置の不良解析において、プロービング対象へのアクセスとレイアウトデータ上の座標との関連付けを容易にして、解析のＴＡＴを短縮すると共に、オペレータへの負担を軽減することができる技術を提供する。 - 特許庁

To enable the timing of inter-circuit block signals to be verified in a semiconductor integrated circuit composed of circuit blocks such as CB ICs (cell base IC) so as to improve the semiconductor integrated circuit in reliability and to provide a technique that facilitates a failure analysis.例文帳に追加

ＣＢＩＣのような複数の回路ブロックで構成された半導体集積回路において、回路ブロック間の信号のタイミングを検証可能にし、それによって回路の信頼性を向上させるとともに、不良解析を容易にする技術を提供する。 - 特許庁