floating cellsとは 意味・読み方・使い方

A flash EEPROM array includes a first row of EEPROM cells having a first floating gate electrode 40, and a second row of EEPROM cells having a second floating gate electrode 40.例文帳に追加

フラッシュＥＥＰＲＯＭアレイは第１浮遊ゲート電極４０を有するＥＥＰＲＯＭセル第１行と第２浮遊ゲート電極４０を有するＥＥＰＲＯＭセル第２行を含む。 - 特許庁

Cells, each have a switch floating gate field-effect transistor and a sense-floating gate field-effect transistor, and a floating gate 26 and a control gate are commonly used therefor.例文帳に追加

それぞれのセルは、スイッチ浮遊ゲート電界効果トランジスタ及びセンス浮遊ゲート電界効果トランジスタを有し、それらの浮遊ゲートは共通であり、及びそれらのコントロールゲートは共通である。 - 特許庁

In one embodiment, randomization within each page helps to control source loading errors during sensing and floating gate to floating gate coupling among neighboring cells.例文帳に追加

一実施形態において、検知中のソース負荷誤差と近傍セルのフローティングゲート間結合を抑制するため、ページ内ランダム化を役立てる。 - 特許庁

This method for separating the labeled cells 3 is provided by adding microcapsules 1 including gas 2 in a solution containing the labeled cells 3, agitating and floating the labeled cells 3 by bonding the labeled cells 3 with the outside of the microcapsule wall mediated through an antibody 4 to separate only the labeled cells 3.例文帳に追加

標的細胞３を含んだ溶液に気体２を含んだマイクロカプセル１を添加して撹拌し、標的細胞３をマイクロカプセル壁の外側に抗体４を介して結合させて浮上させ、標的細胞３のみを分離するものである。 - 特許庁

The semiconductor memory device includes a memory cell array which includes a plurality of unit memory cells, where each of the unit memory cells comprises complementary first and second floating body transistor capacitor-less memory cells.例文帳に追加

半導体メモリ装置は複数の単位メモリセルを具備し、各単位メモリセルは相補的な第１及び第２フローティングボディートランジスタ型キャパシタレスメモリセルを具備するメモリセルアレイを具備する。 - 特許庁

SELF-ALIGNING METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELLS HAVING EMBEDDED SOURCE LINE AND FLOATING GATE, AND MEMORY ARRAY FOAMED BY USING THE SAME例文帳に追加

埋設ソースライン及びフローティングゲートを伴うフローティングゲートメモリセルの半導体メモリアレーを形成する自己整列型方法及びそれにより作られたメモリアレー - 特許庁

SELF-ALIGNING METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELLS HAVING ELONGATED NONLINEAR FLOATING GATE, AND MEMORY ARRAY FORMED USING THE SAME例文帳に追加

非直線的な細長いフローティングゲートを伴うフローティングゲートメモリセルの半導体メモリアレーを形成する自己整列方法及びそれにより形成されたメモリアレー - 特許庁

A transistor (40) sets sources of the memory cells (11) in either a floating state or grounded state.例文帳に追加

トランジスタ（４０）は、メモリセル（１１）のソースをフローティング状態及び接地状態のいずれか一方に設定する。 - 特許庁