gate bias conditionとは 意味・読み方・使い方

In this erasure, the bias voltage of the floating gate of a flash memory element is set so that second voltage or third voltage being an injecting condition of a hot hole is kept, and gate bias voltage is desirably controlled in accordance with a coupling ratio.例文帳に追加

この際、フラッシュメモリ素子のフローティングゲートバイアス電圧は、ホットホール注入条件の第２電圧ないし第３電圧が維持されるようにし、ゲートバイアス電圧は、カップリング比に応じて調節されることが望ましい。 - 特許庁

By giving a higher back gate bias potential of the output MOS transistor under the high temperature condition by a voltage selecting circuit 121, the leakage current is suppressed under the high temperature condition regarding the output MOS transistor.例文帳に追加

電圧選択回路１２１により出力ＭＯＳトランジスタのバックゲートバイアス電位を高温条件下でより高く与えることにより、出力ＭＯＳトランジスタに関する高温条件下でのリーク電流を抑える。 - 特許庁

In this case, in the step (d) of forming the control gate 5, anisotropic dry etching is performed by using a wafer stage 22 arranging the wafer substrates 15, 2 as a cathode electrode and by setting up an etching condition that the bias power of the cathode electrode is selected from 100 to 1,500 W.例文帳に追加

ここにおいて、コントロールゲート（５）を形成する（ｄ）工程は、ウェハ基板（１５、２）が配置されたウェハステージ（２２）をカソード電極とし、カソード電極のバイアスパワーを１００Ｗ以上１５００Ｗ以下から選択されるエッチング条件に設定して異方性ドライエッチングを行う。 - 特許庁

A solid-state image pick up device 10 for charge accumulation is structured by arranging a pn-junction type sensor PD and pixels 11 including at least transfer transistor 13, and by floating the gate of the transfer transistor 13 under the bias condition that the gate of the transfer transistor 13 immediately before charge accumulation is cut off.例文帳に追加

ｐｎ接合型のセンサ部ＰＤと、少なくとも転送用トランジスタ１３を含む画素１１が配列されて成り、電荷蓄積の直前の転送用トランジスタ１３のゲートがカットオフされたバイアス状態で、転送用トランジスタ１３のゲートをフローティング状態にして電荷蓄積を行う固体撮像装置１０を構成する。 - 特許庁