input/output interruptとは 意味・読み方・使い方

An interrupt control part 38 sends an interruption request signal to the ROM address control part 32 at each fixed time, and evacuates the address of a main program, and starts an interrupt processing program for executing input/output of the aural signal.例文帳に追加

インタラプト制御部３８は一定時間毎にＲＯＭアドレス制御部３２に割込要求信号を送り、メインプログラムのアドレスを退避させ、音声信号の入出力を行うインタラプト処理プログラムを開始させる。 - 特許庁

The BIOS operates a switching means having a rooting function so that the interrupt resource and the input/output resource of the CPU are directed to one of the two groups of peripheral devices.例文帳に追加

ＢＩＯＳは、ＣＰＵの割り込みリソースおよび入出力リソースが２組の内の一方の周辺機器群に向くようにルーティング機能を持った切替手段を動作させる。 - 特許庁

When input by a specific key 6a of a keyboard 6 is performed from a user, an EC/KBC 20 detects the input of the specific key 6a, and notifies a BIOS (Basic Input Output System) 171 about an interrupt signal.例文帳に追加

ユーザからキーボード６の特定キー６ａによる入力があると、ＥＣ／ＫＢＣ２０はこの特定キー６ａの入力を検出し、割り込み信号をＢＩＯＳ１７１に通知する。 - 特許庁

An interrupt input terminal 111 is added to a microprocessor core 121 and controlled to set the address input terminals 105 and 106, data input terminals 107 and 108 and input/output control terminals 109 and 110 in an input state respectively.例文帳に追加

双方向アドレス入出力端子と双方向信号制御端子を備え、割り込み制御端子により、前記アドレス入出力端子と前記信号制御端子が入力状態に遷移することにより、外部からマイクロプロセッサに直接データを書き込むことが出来るようにする。 - 特許庁

The information processing device 1 comprises an OS kernel 101 as a general purpose OS and a plurality of drivers 110 for controlling an input/output device 300, and characteristically comprises an access control part 20, a hardware state management part 30 and an interrupt control part 40.例文帳に追加

情報処理装置１は、汎用ＯＳであるＯＳカーネル１０１及び入出力デバイス３００を制御する複数のドライバ１１０を有して構成され、更に、本実施形態特有のアクセス制御部２０とハードウェア状態管理部３０と割込み制御部４０を有して構成される。 - 特許庁

To interrupt a through current in a shorter time than the case in a conventional semiconductor device in the case where a potential higher than a power potential on the side of a high potential in a semiconductor device is applied to elements in this semiconductor device comprising an interface circuit for conducting the input/output of a signal between the inerface circuit and other circuit.例文帳に追加

他の回路との間で信号の入出力を行うインターフェース回路を含む半導体装置において、この半導体装置の高電位側の電源電位よりも高い電位が端子に印加された場合に、従来よりも短時間で貫通電流を遮断する。 - 特許庁

The computer system includes: a route port for detecting the failure on the PCIe route and issuing an SMI (System Maintenance Interrupt) to a CPU; and the CPU receiving the SMI and executing a BIOS (Basic Input Output System) to issue, through the route port, a PCIe reset to the PCIe route wherein the failure includes occurred.例文帳に追加

ＰＣＩｅルート上の障害を検出してＣＰＵにＳＭＩ（システム・メンテナンス・インタラプト）を発行するルートポートと、このＳＭＩを受け付け、ＢＩＯＳを実行することによって、ルートポートを介して障害の発生したＰＣＩｅルートにＰＣＩｅリセットを発行するＣＰＵとを有する計算機を特徴とする。 - 特許庁

The input/output device 1 is provided with a general-purpose interface control circuit 11, a serial interface control circuit 12, a memory 13, an interrupt control circuit 14, a data picking mode detection circuit 15, a data picking mode set switch 16, a display element 17, an MPU 20, a data buffer 23, and a lower interface control circuit 24.例文帳に追加

また、入出力装置１は、汎用インターフェイス制御回路１１，シリアルインターフェイス制御回路１２，メモリ１３，割り込み制御回路１４，データ採取モード検出回路１５，データ採取モード設定スイッチ１６，表示素子１７，ＭＰＵ２０，データバッファ２３及び下位インターフェイス制御回路２４を具備している。 - 特許庁