interlayer isolationとは 意味・読み方・使い方

Thereafter, an interlayer insulation film is formed to cover an isolation region, the Si active layer region, the gate electrode and the sidewall, and a contact hole for electrical connection is made in the interlayer insulation film at a position on the border line of the isolation region and the silicide film.例文帳に追加

次に、前記の素子分離領域，Ｓｉ活性層領域，ゲート電極，サイドウォールを覆うように層間絶縁膜を形成した後、その層間絶縁膜に対し素子分離領域とシリサイド膜との境界線上の位置で電気的接続用のコンタクト孔を開孔する。 - 特許庁

To provide an aqueous dispersing element for chemical mechanical polishing being employed for shrink isolation (trench isolation) or planarization of an interlayer insulating film in fabrication of a semiconductor device and exhibiting excellent planarity of a polished surface.例文帳に追加

半導体装置の製造における微細化素子分離（トレンチ分離）あるいは層間絶縁膜の平坦化のために用いられ、研磨面の平坦性に優れた化学機械研磨用水系分散体を提供する。 - 特許庁

Since the second layer interlayer insulation film is not laminated on the beam part 2B, thermal resistance is increased and thermal isolation is enhanced between the silicon substrate 50a and a diaphragm 3B.例文帳に追加

梁部２Ｂには、２層目層間絶縁膜が積層されることがなく、熱抵抗が高くなり、シリコン基板５０ａとダイアフラム３Ｂの熱分離が向上する。 - 特許庁

A second conductive layer 10 is formed on the conductive interlayer insulating film 8a so that the bottom face of the second conductive layer 10 has contact with the upper end surface of the element isolation insulating film 7.例文帳に追加

第二導電層１０が、底面が素子分離絶縁膜７の上部端面に接し、導電層間絶縁膜８ａ上に配置されている。 - 特許庁

This semiconductor device has a semiconductor substrate 1, isolation insulating body 2, gate electrode 5, coating film 6, interlayer insulating film 9 and sidewall coating film 8.例文帳に追加

半導体装置は、半導体基板１と分離絶縁体２とゲート電極５と被覆膜６と層間絶縁膜９と側壁被覆膜８とを備える。 - 特許庁

To provide a manufacturing method of a flash memory element which can prevent generation of voids in formation of an element isolation film or in formation of an interlayer dielectric.例文帳に追加

素子分離膜の形成時または層間絶縁膜の形成時にボイドの発生を防止することができるフラッシュメモリー素子の製造方法を提供する。 - 特許庁

A temporary element isolation film 45 formed to an element isolation region 13 is removed from the element isolation region 13 for isolating a semiconductor element section 12 formed to the substrate 11, the substrate 11 is heated and treated under the state forming no insulating film in the element isolation region 13 and an interlayer insulating film 41 coating the semiconductor element section 12 while burying the element isolation region 13 is formed.例文帳に追加

基板１１に形成された半導体素子部１２を分離するための素子分離領域１３からその素子分離領域に設けられた仮素子分離膜４５を除去し、素子分離領域１３に絶縁膜が形成されていない状態で基板１１を加熱処理し、その後に半導体素子部１２を覆うとともに素子分離領域１３を埋める層間絶縁膜４１を成膜する。 - 特許庁

The semiconductor device comprises: an element isolation groove formed in the mark portion; an element isolation insulating film formed within the element isolation groove; an etching stopper film covering at least a part of an surface of the element isolation insulating film; an interlayer insulating film formed on the whole surface of the substrate; and a contact hole extending from a surface of the interlayer insulating film to a surface of the substrate.例文帳に追加

活性領域を分離するための素子分離領域を含む回路部と、マーク部とを基板に有する半導体装置であって、該マーク部に形成された素子分離溝と、該素子分離溝内に形成された素子分離絶縁膜と、該素子分離絶縁膜の表面の少なくとも一部を覆うエッチングストッパー膜と、該基板の全面に形成された層間絶縁膜と、該層間絶縁膜の表面から該基板の表面まで達するコンタクトホールと、を備えたことを特徴とする。 - 特許庁