interpolation circuitsとは 意味・読み方・使い方

An interpolation calculation part 61 is provided with a shift register constituted of a circuit 21, constant multipliers 22a to 22c and an adder 23 to execute interpolation processing by these circuits.例文帳に追加

補間計算部６１は、回路２１によって構成されるシフトレジスタ、定数乗算器２２ａ，２２ｂ，２２ｃ、加算回路２３を備え、これらによって補間処理を実行する。 - 特許庁

While using delay circuits 1-14, computing elements 15-24, absolute value circuits 25-29, a code generating circuit 30 and a minimum value selector circuit 31, an interpolation component generating circuit 32 generates a downside/upside interpolation component correction value Sd/Su.例文帳に追加

補間対象の補間走査線に対し上側に隣接する上側実走査信号と、それに対し垂直方向に連続する複数の実走査信号とに基づいて、上側実走査信号の下側の補間成分Ｓｄを生成する。 - 特許庁

Phase interpolation circuits 13-1, 13-2 subject two reference clocks having phases different in phase by 90° from each other that are inputted through the phase selecting circuit 12 to interpolation to generate an output clock having an intermediate phase.例文帳に追加

位相補間回路13-1、13-2は、位相選択回路12を通じて入力される互いに90°位相の相違する2つのリファレンスクロックを補間して中間の位相の出力クロックを生成する。 - 特許庁

The adjusting circuits 6 and 7 level-adjusts the inter-field interpolation signal Sfi and the inter-field interpolation signal Sff by the amplification ratio K and K-1, and the level-adjusted signals SFI and SFF are added by an arithmetic unit 8 so that an interpolation scanning signal Sc can be generated.例文帳に追加

調整回路６，７は、フィールド内補間信号Ｓ_fiとフィールド間補間信号Ｓ_ffを増幅率Ｋ，１−Ｋでレベル調整し、レベル調整した信号Ｓ_FIとＳ_FFを演算器８に加算させることで補間走査信号Ｓcを生成させる。 - 特許庁

Progressive converting circuits 3 and 4 convert an interlace signal into a progressive signal using a scan line interpolation method different each other.例文帳に追加

プログレッシブ変換回路３，４は互いに異なる走査線補間方法によってインターレース信号をプログレッシブ信号に変換する。 - 特許庁

An address generating unit 10 activates two memory circuits, from which basic data of four lattice points required for interpolation calculation are extracted out of three memory circuits, and direct the memory circuits to output all of basic data for the relevant address to a data selecting unit 16.例文帳に追加

アドレス生成部１０は、３つのメモリ回路の中から、補間演算に必要となる４格子点の基礎データを抽出すべき２つのメモリ回路をアクティブにして、該当アドレスの全基礎データをデータ選択部１６に出力させる。 - 特許庁

These two signal sieries are digitized respectively in ADCs 16a, 16b to be subjected to interpolation processings in interpolation filters 17a, 17b and zero crossing points are detected by zero crossing point detecting circuits 18a, 18b.例文帳に追加

２つの信号系列はそれぞれＡＤＣ１６ａ、ｂにてデジタル化され、補間フィルタ１７ａ、ｂ、にて補間処理を施され、ゼロクロス点検出回路１８ａ、ｂによってゼロクロス点が検出される。 - 特許庁

The interpolation circuit 1 is provided with basic circuits 10a and 10b, a superposing circuit 20, an inputting terminal 30 and an outputting terminal 40.例文帳に追加

補間回路１は、基本回路１０ａ，１０ｂ、重合わせ回路２０、入力端子３０、および出力端子４０を備えている。 - 特許庁