interrupt requestsとは 意味・読み方・使い方

To provide a means of restarting at the time of occurrence of an interrupt in a coprocessor wherein one interface requests both normal processing and interrupt processing.例文帳に追加

通常処理と割り込み処理を依頼するインターフェースが同じであるコプロセッサにおいて、割り込み発生時に再開する手段を提供する。 - 特許庁

To obtain an interrupt control circuit which allows a host to surely detect simultaneously generated interrupt requests.例文帳に追加

本発明は、同時に発生した割込み要求をホストが確実に検知することが可能とする割込み制御回路を提供することを課題とする。 - 特許庁

Setting data 107 wherein two or more different interrupt request control rules are defined is stored, and an interrupt control part 104 selects interrupt request control rules for respective inputted interrupt requests, from the interrupt request control rules defined in the stored setting data 107 and issues interrupt handling execution instructions I relating to interrupt requests R to an OS 102 in accordance with the selected interrupt request control rules.例文帳に追加

二つ以上の互いに異なる割り込み要求制御ルールが定義された設定データ１０７が格納され、割り込み制御部１０４は、格納された設定データ１０７に定義された割り込み要求制御ルールのいずれかから、入力された割り込み要求それぞれに対する割り込み要求制御ルールを選択し、選択した割り込み要求制御ルールに従って、ＯＳ１０２に対し割り込み要求Ｒに係る割り込み処理実行命令Ｉを発行する。 - 特許庁

When an interrupt inhibition instruction is executed at time Tb, the CPU control part changes the priority level to "15" and inhibits all of the other interrupt requests.例文帳に追加

時刻Ｔｂにおいて、割込み禁止命令が実行されと、ＣＰＵ制御部は、優先レベルを「１５」に変更して他のすべての割込み要求を禁止する。 - 特許庁

The interrupt control circuit 120 for controlling a plurality of interrupt requests in relation to the interrupt processing executed by a processor 110 comprises an interrupt control module unit 150, which is a detection means for determining whether or not there is an interrupt request masked by interrupt processing while executing the interrupt processing, and a priority mask flag 140 for indicating whether or not there is an interrupt request.例文帳に追加

プロセッサ１１０で実行される割り込み処理に関して複数の割り込み要求を制御する割り込み制御回路であって、割り込み処理の実行中に、該割り込み処理によりマスクされている割り込み要求の有無を検出する検出手段である割り込み制御モジュールユニット１５０と、前記割り込み要求の有無を示す優先度マスクフラグ１４０を備えた割り込み制御回路１２０である。 - 特許庁

Even though interrupt requests are continuously generated at the same time, the host can surely detect them because interrupt generation is stored as a count value of the counter 1.例文帳に追加

割込みの発生はアップダウンカウンタ１のカウント値として記憶されるので、同時期に連続して割込み要求が発生してもホストは確実にこれらを検知出来る。 - 特許庁

A CPU 19 writes an appropriate value matching the number of interrupt requests into a trap release register 52 from a data table 61.例文帳に追加

ＣＰＵ１９はデータテーブル６１から割込要求回数に応じた適切な値をトラップ解除レジスタ５２に書き込む。 - 特許庁

To properly cope with the case when a plurality of interrupt requests are converged into one signal line for processing while employing an edge trigger system.例文帳に追加

エッジ・トリガ方式を採用しながら複数の割込み要求を１つの信号線に収束して処理する場合にも適切に対応する。 - 特許庁