lead pinsとは 意味・読み方・使い方

Opening of the case 3 is closed with a sealing member 4 being boded with a pair of lead pins 40 and 40 and the capacitor element 2 is connected with the lead pins 40 and 40.例文帳に追加

ケース3の開口は、一対のリードピン40、40が接合される封口部材4によって塞がれ、コンデンサ素子2は該リードピン40、40に繋がっている。 - 特許庁

Suitably, the plural lead pins for front connection and the plural lead pins for back connection are arranged in a direction vertical to the predetermined direction and held by the holding part.例文帳に追加

好適には、複数の表面接続用リードピンと裏面接続用リードピンが、上記所定の方向に垂直な方向に配列されて、保持部に保持される。 - 特許庁

The plurality of lead pins 4 comprise a pair of adjacent differential signal transmission lead pins 4 (4B_1, 4B_2) for transmitting the differential signal, and a dielectric body 12B is provided between the adjacent differential signal transmission lead pins 4 (4B_1, 4B_2).例文帳に追加

複数のリードピン４には、差動信号を伝送するための対を成す隣り合う差動信号伝送用リードピン４（４Ｂ_1，４Ｂ_2）が含まれており、当該隣り合う差動信号伝送用リードピン４（４Ｂ_1，４Ｂ_2）間には誘電体１２Ｂを設ける。 - 特許庁

More than two lead pins 3 are erected on the lower surface 2a side of an insulative substrate 2 to form a substrate 4 with a lead.例文帳に追加

絶縁性基板２の下面２ａ側に2本以上のリードピン３を立設してリード付き基板４を構成する。 - 特許庁

The lead frame 10 has pins 21 to 80 for a plurality of parts 11 and 12.例文帳に追加

複数の部品１１、１２用のピン２１〜８０をリードフレーム１０が有する。 - 特許庁

At least two bonding pads 3 are provided with at least one notch 21 respectively, located at parts corresponding to outer areas of the lead pins 11 so as to position peripheral edges of the lead pins 11 and to prevent the displacement of the lead pins.例文帳に追加

少なくとも２つのボンディングパッド３には、リードピン１１の外側領域に対応した箇所に位置し、リードピン１１の周縁部を位置合わせし、変位することを防ぐために、少なくとも１つの切欠２１がそれぞれ設けられている。 - 特許庁

To provide a semiconductor package which enhances its outer lead pins in holding strength, where the outer lead pins are jointed to the outer connection terminals of a semiconductor package main body through the intermediary of a brazing material.例文帳に追加

半導体パッケージ本体の外部接続端子にろう材を介して接合された外部リードピンの保持強度を向上させた半導体パッケージを提供する。 - 特許庁

MULTILAYER SEMICONDUCTOR CHIP PACKAGE HAVING A PLURALITY OF I/O PINS AND LEAD FRAME FOR USE THEREIN例文帳に追加

複数のＩ／Ｏピン積層半導体チップパッケージ及びこれに使われるリードフレーム - 特許庁