Weblio 辞書 > 英和辞典・和英辞典 > 日英・英日専門用語 > logic cell arrayの意味・解説

意味

例文 (44件)

logic cell arrayとは意味・読み方・使い方

ピン留め

追加できません

(登録数上限)

単語を追加

日英・英日専門用語辞書での「logic cell array」の意味

logic cell array

ロジックセルアレイ

出典元索引ランキング

「logic cell array」の部分一致の例文検索結果

該当件数 : 44件

例文

GENERAL-PURPOSE LOGIC CELL, GENERAL-PUROSE LOGIC CELL ARRAY USING SAME, AND ASIC USING THE GENERAL-PURPOSE LOGIC CELL ARRAY例文帳に追加

汎用ロジックセル、これを用いた汎用ロジックセルアレイ、及びこの汎用ロジックセルアレイを用いたＡＳＩＣ - 特許庁

BASIC CELL AND BASIC CELL TWO-DIMENSIONAL ARRAY FOR PROGRAMMABLE LOGIC LSI例文帳に追加

プログラマブルロジックＬＳＩの基本セル及び基本セル２次元アレイ - 特許庁

PROGRAMMABLE LOGIC CELL ARRAY CIRCUIT AND ITS INITIALIZING METHOD例文帳に追加

プログラマブル論理セルアレイ回路及びその初期化方法 - 特許庁

To provide a general-purpose logic cell which can develop a semiconductor device, wherein a logic circuit designed by a user is integrated, within a short period and at a low cost, a general purpose logic cell array using it, and an ASIC using this general-purpose logic cell array.例文帳に追加

ユーザが設計した論理回路が組み込まれた半導体装置を短期間且つ低コストで開発できる汎用ロジックセル、これを用いた汎用ロジックセルアレイ及びこの汎用ロジックセルアレイを用いたＡＳＩＣを提供する。 - 特許庁

In an integrated circuit which is composed of an array-like standard cell logic having an auxiliary gate logic scattered in itself, the auxiliary gate logic can be connected to the standard cell logic through an upper level conductor.例文帳に追加

自身内に散在した予備ゲート論理を有するアレイ状の標準セル論理からなる集積回路において、予備ゲート論理は、上位レベルコンダクタを通して標準セル論理に接続可能である。 - 特許庁

In this gate array, a logic cell that configures a logical operation circuit and a program setting light receiving element for setting an arithmetic program to this logic cell are mounted on a planar chip.例文帳に追加

論理演算回路を構成するロジックセルと、このロジックセルに演算プログラムを設定するプログラム設定用受光素子とを平面状のチップ上に搭載したゲートアレイ。 - 特許庁

例文

Rewriting for a memory cell 5 is performed with arbitrary timing after data is transferred to the logic section 3 from the DRAM array section 1.例文帳に追加

メモリセル5への書き戻しは、ＤＲＡＭアレイ部1からロジック部にデータを転送した後に、任意のタイミングで行う。 - 特許庁

>>例文の一覧を見る

調べた例文を記録して、効率よく覚えましょう

Weblio会員登録無料で登録できます！

履歴機能

過去に調べた
単語を確認!
語彙力診断

診断回数が
増える!
マイ単語帳

便利な
学習機能付き!
マイ例文帳

文章で
単語を理解!

Weblio会員登録(無料)はこちらから

「logic cell array」の部分一致の例文検索結果

該当件数 : 44件

例文

METHOD FOR FORMING SEMICONDUCTOR ARRAY OF FLOATING GATE MEMORY CELL HAVING STRAP REGION AND PERIPHERAL LOGIC DEVICE REGION例文帳に追加

ストラップ領域及び周辺論理デバイス領域を有するフローティングゲートメモリセルの半導体アレーを形成する方法 - 特許庁

A 1st fusing circuit is composed of the flash cells sharing a bit line with the flash cell array, and controls the connection between the flash array and an external logic circuit.例文帳に追加

第１ヒュージング回路は、フラッシュセルアレイとビットラインを共有してフラッシュセルで構成され、フラッシュアレイと外部ロジック回路との連結を制御する。 - 特許庁

A programmable logic gate cell array 20 includes: a plurality of logic gate cells 50A to 50B; and programmable interconnections 40A to 40N adapted to establish interconnection among the logic gate cells 50A to 50B.例文帳に追加

プログラム可能論理ゲートアレイ２０は、複数の論理ゲートセル５０Ａ〜５０Ｂと、論理ゲートセル５０Ａ〜５０Ｂ間を相互接続するように構成されたプログラム可能な相互接続４０Ａ〜４０Ｎとを含む。 - 特許庁

As the auxiliary gate logic is composed of logic gates smaller than the standard cell logics, production economy following a standard cell ASIC array is possible, and as only an uppermost metal level is unrequired for changing, it is possible to repair economically and promptly logic errors and to realize changes of logic functionality.例文帳に追加

予備ゲート論理は標準のセル論理よりも少ない論理ゲートからなるので、標準セルＡＳＩＣアレイに伴う生産の経済性が可能になり、最上位金属レベルしか変更不要なので、経済的かつ迅速に論理エラーを修理し、論理機能性の変更を実現できる。 - 特許庁

To provide a semiconductor storage device capable of independently testing a memory cell array section and a logic section in a memory circuit.例文帳に追加

メモリセルアレイ部とメモリ回路内ロジック部をそれぞれ独立してテストすることが可能な半導体記憶装置を提供する。 - 特許庁

To realize low power consumption and a high speed operation by suitably controlling the operation mode of the basic logic cell circuit and connection switch circuit of a field programmable gate array in accordance with the operating condition of each basic logic cell circuit when constituting a logic device.例文帳に追加

フィールド・プログラマブル・ゲート・アレイの基本論理セル回路および結線スイッチ回路の動作モードを、論理装置を構成した場合のそれぞれの基本論理セル回路の動作状態に対応して適切に制御して、低消費電力化と動作の高速化を行う。 - 特許庁

To provide a burn-in device for accelerating burn-in with a peripheral circuit part and a logic circuit part as well as with a memory cell array part.例文帳に追加

メモリセルアレイ部のみならず、周辺回路部やロジック回路部においてもバーンインの加速化を図ることが可能なバーンイン装置を得る。 - 特許庁

例文

A mixed LSI40 comprises an FeRAM cell array 44, a cell operation circuit part 45, which provided in the peripheral region of the FeRAM cell array, comprises at least a sense amplifier circuit and a decoder circuit, and a logic part 42 which performs a prescribed calculation and input/output processings, in cooperation with the FeRAM cell array and cell operation circuit part.例文帳に追加

本混載ＬＳＩ４０は、ＦｅＲＡＭセルアレイ４４と、ＦｅＲＡＭセルアレイの周辺領域に設けられ、少なくともセンスアンプ回路及びデコーダ回路を備えたセル動作回路部４５と、ＦｅＲＡＭセルアレイ及びセル動作回路部と協動して所定の演算処理及び入出力処理を行うロジック部４２とを混載した、混載ＬＳＩ半導体装置である。 - 特許庁

>>例文の一覧を見る