logic circuit simulatorとは 意味・読み方・使い方

A logic simulator part 4 performs logic simulation of an object LSI through the use of circuit data, test vectors, and special cell data.例文帳に追加

論理シミュレータ部４は、回路データ、テストベクタおよび特殊セルデータを用いて、対象ＬＳＩの論理シミュレーションを行う。 - 特許庁

To provide a logic simulator for preventing an overlapping transaction that has been already issued from being issued again, and to provide a logic circuit verification method and a logic circuit verification program.例文帳に追加

既に発行された重複するトランザクションの再発行を防ぐ論理シミュレータ、論理回路検証方法及び論理回路検証プログラムを提供すること。 - 特許庁

To verify a logic circuit by cooperative operation between hardware and software, in a cooperative simulator, simulating the logic circuit of a semiconductor integrated circuit.例文帳に追加

本発明の課題は、半導体集積回路の論理回路をシミュレーションするする装置に関し、特に、ハードウェアとソフトウェアとの協調動作によって論理回路を検証することを目的とする。 - 特許庁

The semiconductor circuit designing device is equipped with a control part 1, a circuit diagram input part 2, a net list generation part 3, a logic simulator 4, an output voltage extracting circuit 5, a circuit diagram generation part 6, and a circuit diagram output part 7.例文帳に追加

制御部１と、回路図入力部２と、ネットリスト作成部３と、論理シミュレータ４と、出力電圧抽出部５と、回路図作成部６と、回路図出力部７とを備える。 - 特許庁

This hardware/software cooperation verification system has: a system simulator 1 provided with an A circuit operation model 3 wherein operation of an A circuit is described by C language or the like; and a hardware emulator 2 provided with a logic circuit 4 for the A circuit, and implementing cooperation verification in synchronization with the system simulator 1.例文帳に追加

Ａ回路の動作をＣ言語等で記述したＡ回路動作モデル３が設けられたシステムシミュレータ１と、Ａ回路の論理回路４が設けられ、システムシミュレータ１と同期して協調検証が行われるハードウェアエミュレータ２とを有する。 - 特許庁

A unit delay simulator 4 is actuated first and the gate and wires of the logic circuit are estimated to a uniform delay time to find answer output to a test pattern.例文帳に追加

当初、ユニット遅延シミュレータ４を起動し、論理回路のゲートおよび配線を一律の遅延時間に見積もってテストパタンに対する応答出力を求める。 - 特許庁

When a determination signal showing non-conformity is output from the comparison circuit 19, a logic simulator 11 determines that a defect is occurred in the hardware 13.例文帳に追加

そして、論理シミュレータ１１は、比較回路１９から不一致を示す判定信号が出力されるとき、ハードウェア１３に不具合があると判断する。 - 特許庁

A timing constraint 4 defined by a designer, a verification object circuit (RTL) 5 and a testbench 6 are given to a delay added RTL logic simulator.例文帳に追加

遅延付加ＲＴＬ論理シミュレータに対して、設計者により定義されたタイミング制約４、検証対象回路（ＲＴＬ）５、テストベンチ６が与えられる。 - 特許庁