logic gate arrayとは 意味・読み方・使い方

METHOD USING ELECTRICALLY RECONSTITUTABLE GATE ARRAY LOGIC AND DEVICE CONSTITUTED BY THE SAME例文帳に追加

電気的に再構成可能なゲ—トアレイロジックを用いる方法及び、これによって構成される装置 - 特許庁

METHOD FOR USING ELECTRICALLY RECONSTITUTABLE GATE ARRAY LOGIC AND DEVICE CONSTITUTED BY THE SAME例文帳に追加

電気的に再構成可能なゲ—トアレイロジックを用いる方法及び、これによって構成される装置 - 特許庁

To prevent penetration of a gate insulator film and a sheet resistance enhancement of a gate electrode in a CMOS logic device and a DRAM and an area enhancement of a logic gate array part in the CMOS logic device.例文帳に追加

ＣＭＯＳロジックデバイスおよびＤＲＡＭにおけるゲート絶縁膜の突き抜け、ゲート電極のシート抵抗増大を防止するとともに、ＣＭＯＳロジックデバイスにおいてはロジックゲートアレイ部の面積増大を合わせて防止する。 - 特許庁

By interposing a device such as a PLD (Programmable Logic Device) or an FPGA (Field Programmable Gate Array) between the controller and the devices, the controller can easily establish the communication with the plurality of devices by one I/F.例文帳に追加

このコントローラとデバイスとの間にＰＬＤ（Programmable Logic Device）やＦＰＧＡ（Field Programmable Gate Array）等のデバイスを介する事により、コントローラからは一つのＩ／Ｆで複数のデバイスと容易に通信を確立することができる。 - 特許庁

The rewritable gate array (100) comprises an array (390) of logic cells (100A-100D) and routing resources, including antifuses (399A) for programming interconnections of logic cells.例文帳に追加

書き換え可能ゲートアレイ（１００）は、ロジックセル（１００Ａ−Ｄ）のアレイ（３９０）と、ロジックセルの接続をプログラミングするアンチヒューズ（３９９Ａ）を含む配線リソースを有する。 - 特許庁

The MPU 9 reads circuit data from an ROM 23, and writes the circuit data in an FPGA(field programmable gate array) or a PLD(programmable logic device) as a logic device 22.例文帳に追加

ＭＰＵ９は、ＲＯＭ２３から回路データを読み出し、ロジック・デバイス２２としてのＦＰＧＡあるいはＰＬＤ等に書き込む。 - 特許庁

METHOD FOR FORMING SEMICONDUCTOR ARRAY OF FLOATING GATE MEMORY CELL HAVING STRAP REGION AND PERIPHERAL LOGIC DEVICE REGION例文帳に追加

ストラップ領域及び周辺論理デバイス領域を有するフローティングゲートメモリセルの半導体アレーを形成する方法 - 特許庁

To easily prepare and change a logic circuit diagram on which an FPGA(field programmable gate array)/PLD(programmable logic device) is mounted without accompanying an increase in man-hour or quality degradation of the circuit diagram.例文帳に追加

ＦＰＧＡ／ＰＬＤを搭載した論理回路図の作成や変更を、工数膨大化や回路図の品質低下を伴わずに容易に行う。 - 特許庁