mesa transistorとは 意味・読み方・使い方

The high voltage transistor includes a first and second trenches fixing a mesa of a semiconductor substrate.例文帳に追加

高電圧トランジスタは、半導体基板のメサを定める第一及び第二の溝を含む。 - 特許庁

To provide a hetero-junction bipolar transistor having a base collector mesa having a stable shape, and to provide a method for manufacturing it.例文帳に追加

安定した形状のベースコレクタメサを有するヘテロ接合バイポーラトランジスタ、及びその製造方法を提供する。 - 特許庁

In this embodiment, a gradient angle of a mesa step in a field- effect transistor is gently tapered without exceeding 45°.例文帳に追加

本実施の形態では、電界効果トランジスタのメサ段差部分の勾配角度を４５°以下の緩やかな勾配にしている。 - 特許庁

To enhance the sensitivity of a force detecting sensor in which an element such as diode, transistor, etc., is formed in a mesa step formed on the surface of a semiconductor block.例文帳に追加

半導体ブロックの表面に形成されたメサ段差内に感間特性素子を埋め込んだ力検知センサの感度を上げる。 - 特許庁

In a trench gate type storage mode field-effect transistor, a lightly-doped drift region of an N-type drain is provided on a mesa between trenches.例文帳に追加

トレンチゲート型蓄積モード電界効果トランジスタにおいて、Ｎ型ドレインの低濃度ドープされたドリフト領域をトレンチ間のメサに設ける。 - 特許庁

To provide a vertical construction of a bipolar transistor having a flatter profile than triple mesa structure according to various embodiments.例文帳に追加

種々の実施形態により、３重メサ型構造よりも平面的なプロフィルを有するバイポーラ・トランジスタの垂直構造を提供すること。 - 特許庁

The hetero-junction bipolar transistor 100 is provided with collector layers 2, 3, a base layer 4, an emitter layer 5 and an emitter contact mesa 6 which are laminated in this order on a substrate 1.例文帳に追加

ヘテロ接合バイポーラトランジスタ１００は、基板１上に順次に積層されたコレクタ層２、３、ベース層４、エミッタ層５およびエミッタコンタクトメサ６を有する。 - 特許庁

To improve the maximum oscillation frequency fmax by reducing the parasitic capacity Cbc between a base and collector in the hetero-junction bipolar transistor having a mesa of emitter.例文帳に追加

エミッタメサを有するヘテロ接合型バイポーラトランジスタにおいて、ベース−コレクタ間の寄生容量Ｃｂｃを低減させ、最大発振周波数ｆｍａｘを向上させること。 - 特許庁