on-chip cacheとは 意味・読み方・使い方

On a cache memory CM, data read or written from/to a flash memory chip MEM is managed by a first data length.例文帳に追加

キャッシュメモリＣＭ上では、フラッシュメモリ・チップＭＥＭへ読み書きされるデータは、第一のデータ長単位で管理されている。 - 特許庁

A DRAM 11, a cache memory 12, a pixel processing unit 13, and a comparison unit 14, and a serial access memory 15 are formed on one semiconductor substrate so as to be made into one chip, thereby collectively transferring data of 256-bits from the DRAM 11 to the cache memory 12 at a time.例文帳に追加

ＤＲＡＭ１１、キャッシュメモリ１２、画素処理ユニット１３、比較ユニット１４およびシリアルアクセスメモリ１５をすべて１枚の半導体基板上に形成してワンチップ化する。 - 特許庁

To provide a semiconductor device that can increase cycle time under the restriction of chip size where an MPU(micro processing unit) and a DRAM as a secondary cache memory are mounted on the same chip.例文帳に追加

チップサイズの大きさという制約の下で、サイクル時間の高速化を実現し易い、同一チップ上にＭＰＵと２次キャッシュメモリとしてのＤＲＡＭが搭載された半導体装置を提供する。 - 特許庁

The semiconductor device is provided with the instruction operating part mounted on the semiconductor chip, a first storage part mounted on this semiconductor chip to operate as a primary cache, a second storage part mounted this semiconductor chip to operate as a secondary cache partially or entirely, and a control part for controlling the primary and secondary caches with a single state machine.例文帳に追加

半導体装置は、半導体チップに搭載される命令演算部と、該半導体チップに搭載され１次キャッシュとして動作する第１の記憶部と、該半導体チップに搭載され一部或いは全部が２次キャッシュとして動作する第２の記憶部と、該１次キャッシュ及び該２次キャッシュを単一のステートマシンで制御する制御部を含む。 - 特許庁

With respect to the semiconductor integrated circuit incorporating a data cache and the at-speed test method thereof, decoding is executed without considering fixed bits to map a plurality of addresses of the data cache to one address of a on-chip memory per prescribed address unit when address decoding of the data cache is performed.例文帳に追加

ここに開示されたデータキャッシュが内蔵した半導体集積回路およびそれの実速度テスト方法は、データキャッシュのアドレスデコーディング時、一定ビットを考慮しなくデコーディングを実行して、データキャッシュの複数個のアドレスを所定のアドレス単位ごとにオンチップメモリの一つのアドレスにマッピングさせる。 - 特許庁

To integrate a scalar processor and a vector processor on one chip without lowering the storage rate of valid data in a cache storage device.例文帳に追加

キャッシュ記憶装置における有効データの格納率を低下させることなく、スカラ処理装置とベクトル処理装置とを１つのチップ上に集積化できるようにする。 - 特許庁

All of a DRAM 11, a cache memory 12, a pixel processing unit 13, a comparison unit 14 and a serial access memory 15 are formed on one semiconductor board to form one chip.例文帳に追加

ＤＲＡＭ１１、キャッシュメモリ１２、画素処理ユニット１３、比較ユニット１４およびシリアルアクセスメモリ１５をすべて１枚の半導体基板上に形成してワンチップ化する。 - 特許庁

A compression status bit cache provides on-chip availability of compression status bits used to determine how many bits are needed to access a potentially compressed block of memory.例文帳に追加

圧縮状態ビットキャッシュは、メモリの潜在的な圧縮ブロックにアクセスするのにどれほど多くのビットが必要かを決定するのに使用される圧縮状態ビットのオンチップ利用を与える。 - 特許庁