output bus checkとは 意味・読み方・使い方

Then a single output data bus signal existing on a data output bus is generated together with a data effective signal serving as the control output and an orthogonal check signal which controls the data bus selection logic, connects a data flow and attains the reconnection without changing the control logic.例文帳に追加

セレクタはまた、既存の外部制御論理に影響することなく、タイミングおよび機能の共用のためのデータ・ポートの切り換えを可能にする。 - 特許庁

To control selection of a data bus, to connect a data flow and to attain the reconnection without changing the control logic by giving the input control to a multi-bit/multi-bus selector via an input data bus and generating an output data bus signal, a data effective signal and an orthogonal check signal.例文帳に追加

データ経路選択を制御し、データフローを接続し、制御論理に変更を加えることなく再接続することを可能にするための多ビット多重バス・セレクタ論理を提供する。 - 特許庁

The converted cell data are fed to a parity check section 56, where the horizontal parity bit is checked and outputted through a data bus 12b via an output section 38.例文帳に追加

変換されたセルデータはパリティチェック部５６に送られて水平パリティビットがチェックされた後、出力部３８を経てデータバス１２ｂにより伝送される。 - 特許庁

The bus transceiver 20 is connected to a CRC(cyclic redundancy check) generator and a checker 22 for calculating a CRC code to an input or output LIP packet in the input direction.例文帳に追加

バストランシーバ２０は、入力方向に、入力または出力ＬＩＰパケットに対しＣＲＣ符号を計算する、ＣＲＣ（巡回冗長検査）発生器およびチェッカ２２に連結する。 - 特許庁

A sequence flag monitoring part 41 detects the assert of a status check signal and notifies a buffer control part 42 of the detection, and the buffer control part 42 disables a buffer, and generates a bus access by controlling chip enable, output enable and address bus, and reads a sequence flag inside a flash memory, and starts the monitor of automatic erasing operation executing circumstances.例文帳に追加

シーケンスフラグ監視部４１はステータスチェック信号のアサートを検出したことをバッファ制御部４２に通知し、バッファ制御部４２によってバッファをディセーブルし、チップイネーブル、アウトプットイネーブル、アドレスバスを制御することによってバスアクセスを生成してフラッシュメモリ内部のシーケンスフラグをリードし、自動消去動作実行状況の監視を開始する。 - 特許庁