phase-locked loopsとは 意味・読み方・使い方

FREQUENCY SYNTHESIZER USING PLURAL PHASE LOCKED LOOPS例文帳に追加

複数の位相同期回路を用いた周波数シンセサイザ - 特許庁

Phase-locked loops PLL201 to PLL203 respectively produce signals 111 to 113.例文帳に追加

PLL２０１乃至PLL２０３は、それぞれ、信号１１１乃至１１３を生成する。 - 特許庁

To provide phase and delay locked loops and a semiconductor memory device having the same.例文帳に追加

位相及び遅延同期ループとこれを備えた半導体メモリ装置を提供する。 - 特許庁

A phase locked loop device is provided with a plurality of phase locked loops 1, 2 and 3, a decision circuit 10 deciding the phase locked loop whose phase is locked the most in a plurality of phase locked loops and outputting the number information and a selector 11 selecting and outputting the output signal of VCO in the phase locked loop circuit corresponding to number information.例文帳に追加

位相同期ループ装置において、複数の位相同期ループ回路１、２、３と、複数の位相同期ループ回路の内、最も位相同期が取れている位相同期ループ回路を判定して、その番号情報を出力する判定回路１０と、該番号情報と対応した位相同期ループ回路のＶＣＯの出力信号を選択して出力するセレクタ１１とを備える。 - 特許庁

A frequency synthesizer 12 has two phase-locked loops L1 and L2.例文帳に追加

本発明による装置は、二つの位相ロックループ（Ｌ１及びＬ２）を有する周波数シンセサイザー（１２）を含む。 - 特許庁

The phase locked loop circuit may also include a voltage controlled oscillator circuit, including at least four loops, receiving the control voltage and generating multiple internal clock signals.例文帳に追加

また、位相同期ループ回路は少なくとも４個のループを含み制御電圧を受信して複数の内部クロック信号を発生する電圧制御発振器回路も含むことができる。 - 特許庁

Power consumption of the processor for properly clocking each subsystem is minimized by providing a clock controller 26 including a plurality of phase-locked loops for generating various clock signals of different frequency.例文帳に追加

周波数の異なるクロック信号を発生するための複数のフェイズロックドループを含むクロック制御装置２６を設けて種々のサブシステムを適切にクロックするためのプロセッサの電力消費は小さい。 - 特許庁