pseudo-registerとは 意味・読み方・使い方

The computer circuit 15, during the startup operation of the computer device 10, implements the pseudo fault operation corresponding to 'the pseudo fault code group related to the pseudo fault during the startup operation of the computer device 10' that is set in a pseudo fault register 13.例文帳に追加

コンピュータ回路１５は、コンピュータ装置１０の立ち上げ動作中に、疑似障害レジスタ１３に設定されている「コンピュータ装置１０の立ち上げ動作中の疑似障害に関する疑似障害コード群」に対応した疑似障害動作を実現する。 - 特許庁

A stack register replacement process 300 is accessed in a compiler after a virtual register is allocated to a pseudo-register.例文帳に追加

コンパイラがレジスタスタックのスタックレジスタにアクセスするための効率的なコードを生成することができる装置、方法及びコンピュータプログラムプロダクトが開示される。 - 特許庁

The examination device 7 transmits a pseudo input signal to an input port 5, requests write to the input register 14 to the IDB 13 and examines the input port 5, an input circuit 3 and the input register 14 by comparing the transmitted pseudo input signal with a pseudo input signal read from the input register 14 through the IDB 13.例文帳に追加

検査装置７は、疑似入力信号を入力ポート５へ送信すると共に、入力レジスタ１４への読み出し要求をＩＤＢ１３に対して行い、送信した疑似入力信号と、ＩＤＢ１３を介して入力レジスタ１４から読み出された疑似入力信号とを比較することにより、入力ポート５，入力回路３，入力レジスタ１４の検査を行う。 - 特許庁

To provide a pseudo noise generation circuit capable of generating a uniform random number by an operation clock of a shift register.例文帳に追加

シフトレジスタの動作クロックで一様乱数を生成することが可能な擬似雑音生成回路を提供することを目的とする。 - 特許庁

The PATAI/F 10 includes a task file register 12 provided in a pseudo manner for a bus bridge between PATA and SATA, and the SATAI/F 50 includes a shadow task file register 52 transferring register values between itself and the task file register 12.例文帳に追加

ＰＡＴＡＩ／Ｆ１０はＰＡＴＡとＳＡＴＡとのバスブリッジ用に擬似的に設けられたタスクファイル・レジスタ１２を含み、ＳＡＴＡＩ／Ｆ５０は、タスクファイル・レジスタ１２との間でレジスタ値が転送されるシャドウ・タスクファイル・レジスタ５２を含む。 - 特許庁

The flag configuration register unit includes a pseudo oscillation stop state enable bit holding unit, and a control logic for asserting the interrupt request signal when the pseudo oscillation stop state enable bit is enabled.例文帳に追加

上記フラグ設定レジスタ部は、疑似発振停止状態イネーブルビット保持部と、上記疑似発振停止状態イネーブルビットがイネーブル状態にされた場合に、上記割り込み要求信号をアサートする制御論理とを含む。 - 特許庁

An instruction analyzing means 1 reads the value of program counter from a pseudo register storing means 5, and reads an instruction code from a pseudo instruction cache storing means 3 by suing the read value as an instruction address.例文帳に追加

命令解析手段１が、プログラムカウンタの値を擬似レジスタ格納手段５から読み出し、読み出した値を命令アドレスとして、擬似命令キャッシュ格納手段３から命令コードを読み出す。 - 特許庁

Besides, the examination device 7 transmits a pseudo input signal through the IDB 13 to the output register 15, requests write to the output register to the IDB 13 and examines an output port 6, an output circuit 4 and the output register 15 by comparing the transmitted pseudo input signal with an output signal outputted from the output port 6.例文帳に追加

また、検査装置７は、疑似入力信号をＩＤＢ１３を介して出力レジスタ１５に送信すると共に、出力レジスタへの書き込み要求をＩＤＢ１３に対して行い、送信した疑似入力信号と、出力ポート６から出力された出力信号とを比較することにより、出力ポート６，出力回路４，出力レジスタ１５の検査を行う。 - 特許庁