register arithmetic and logic unitとは 意味・読み方・使い方

A processor has: an arithmetic and logic unit 13 performing at least one of the four arithmetic operations and a shift operation; a decimal point position register 14 holding decimal point position data of the fixed-point arithmetic; and a rounding/saturation processor 20 performing prescribed rounding and saturation processing to output of the arithmetic and logic unit 13 based on the decimal point position data held in the decimal point position register 14.例文帳に追加

四則演算とシフト演算の少なくとも一方を行う算術論理演算ユニット１３と、固定小数点演算の小数点位置データを保持する小数点位置レジスタ１４と、小数点位置レジスタ１４に保持される小数点位置データに基づいて、算術論理演算ユニット１３の出力に対して所定の丸め及び飽和処理を行う丸め／飽和処理器２０とを有する。 - 特許庁

The operation device selects an operation logical unit 13' for performing specified operation to data read from a memory, a register 27 for temporarily storing the data read from the memory, and a mixing circuit 29 capable of selecting either an arithmetic/logic unit or the register and of replacing one part of the data read from the memory with the selected arithmetic/logic unit or output data outputted from the register.例文帳に追加

演算装置は、メモリから読み出したデータに対して所定の演算を行う演算論理ユニット１３’と、メモリから読み出したデータを一時格納するレジスタ２７と、演算論理ユニットまたはレジスタを選択し、メモリから読み出したデータの一部を、選択した演算論理ユニットまたはレジスタから出力される出力データに置き換えることが可能な混合回路２９と、を有することを特徴とする。 - 特許庁

A processor is equipped with an instruction unit 1, a load/store unit 2, a register unit including a floating-point register 4, and an arithmetic logic unit(ALU) 5 which is a floating-point unit(FPU) type.例文帳に追加

非数（ＮａＮ）標準をサポートし、ロード／ストア・ユニット、レジスタ・ユニット、演算論理ユニットを備える種類のプロセッサであり、エラーを生じたロードの後でロード／ストア・ユニットにロードされたデータにマーク付けするエラー・フラグを有するＲＩＳＣ又はＣＩＳＣプロセッサである。 - 特許庁

In addition to an execution core containing a fetch/decoding means, an arithmetic logic unit (ALU) and a general-purpose register group, a processor has a multimedia extension (MMX) register 58 and an SIMD extension instruction (SSE and SSE2) register 60.例文帳に追加

プロセッサに、フェッチ／復号化手段と、算術論理演算ユニット（ＡＬＵ）及び汎用レジスタ群を含む実行コアに加え、マルチメディア拡張（ＭＭＸ）レジスタ５８およびＳＩＭＤ拡張命令（ＳＳＥ及びＳＳＥ２）レジスタ６０を備える。 - 特許庁

A low order bit stored in registers R0 and X0 is added by an adder/subtracter ALU (arithmetic and logic unit), its result is stored in the register R0, and a carry is set in a C flag F1.例文帳に追加

レジスタＲ０，Ｘ０に格納された下位ビットが加減算器ＡＬＵで加算され、その結果がレジスタＲ０に格納され、桁上がりがＣフラグＦ１にセットされる。 - 特許庁

A main control part 201 supplys as operation frequency B of a water solenoid valve 101 from a RAM 311 to an arithmetic and logic unit 308 to add +1, the operation frequency B of the solenoid valve 101 after totalized is stored in the same address of the RAM 311, and holds it in a register 312.例文帳に追加

主制御部２０１は、ＲＡＭ３１１からの水電磁弁１０１の動作回数Ｂを演算論理ユニット３０８に供給して＋１積算し、積算後の水電磁弁１０１の動作回数ＢをＲＡＭ３１１の同一アドレスに記憶するとともにレジスタ３１２に保持する。 - 特許庁

Each ALU (Arithmetic Logic Unit) 34 installed in association with each entry includes an MIMD instruction decoder 74 generating a group of control signals according to an MIMD instruction, an MIMD register 72 storing data designating the MIMD instruction, and an inter-ALU communication circuit 71.例文帳に追加

エントリそれぞれに対応して設けられるＡＬＵユニット（３４）において、ＭＩＭＤ用命令に従って制御信号群を生成するＭＩＭＤ用命令デコーダ（７４）と、このＭＩＭＤ命令を指定するデータを格納するＭＩＭＤ用レジスタ（７２）を設けるとともに、ＡＬＵ間通信回路（７１）を設ける。 - 特許庁