substrate bias voltageとは 意味・読み方・使い方

SEMICONDUCTOR INTEGRATED CIRCUIT AND POWER-SUPPLY-VOLTAGE/SUBSTRATE-BIAS CONTROL CIRCUIT例文帳に追加

半導体集積回路および電源電圧・基板バイアス制御回路 - 特許庁

Furthermore, a bias voltage of the substrate 3 is desirably in the range of -500 to 0 V.例文帳に追加

また、基板３のバイアス電圧は-500〜0Vの範囲内にあることが好ましい。 - 特許庁

The substrate bias control circuit 101 controls a substrate bias voltage supplied to the substrate of the controlled circuit 5 from an output terminal.例文帳に追加

基板バイアス制御回路１０１は、出力端から被制御回路５の基板に供給する基板バイアスを制御する。 - 特許庁

Then, the self-bias voltage which is negative dc voltage appears on the surface of each substrate 18.例文帳に追加

このとき、各基板１８，１８，…の表面に負の直流電圧である自己バイアス電圧が現れる。 - 特許庁

Also, bias voltage may be impressed to the substrate in synchronization with the position voltage pulses described above.例文帳に追加

また、前記正電圧パルスに同期させて、基板にバイアス電圧を印加してもよい。 - 特許庁

The CCD solid-state imaging module includes: a substrate bias voltage setting means provided on a CCD area sensor; and a substrate bias voltage output means configured to a chip other than the CCD area sensor, selecting one voltage level among a plurality of voltage levels including an output voltage of the substrate bias voltage setting means, and outputting the selected voltage level as a substrate bias voltage of the CCD area sensor.例文帳に追加

ＣＣＤ固体撮像モジュールは、ＣＣＤエリアセンサ上に設けられる基板バイアス電圧設定手段と、前記ＣＣＤエリアセンサ以外のチップに構成され、前記基板バイアス電圧設定手段の出力電圧を含む複数の電圧レベルの中からひとつの電圧レベルを選択して、前記ＣＣＤエリアセンサの基板バイアス電圧として出力する基板バイアス電圧出力手段とを有する。 - 特許庁

Thus, a substrate bias effect is increased, and a substrate bias constant can be increased while a threshold voltage is kept suppressed.例文帳に追加

これによって基板バイアス効果が増大し、しきい値電圧を低下させたまま基板バイアス定数を増大させることができる。 - 特許庁

The semiconductor integrated circuit is provided with a substrate bias voltage supply means for supplying a substrate bias voltage to an MOSFET configuring the logic circuit, thereby supplying a substrate bias voltage for decreasing a threshold voltage of an NMOSFET and increasing a threshold voltage of a PMOSFET in a test mode for detecting short circuit failure.例文帳に追加

論理回路を構成するMOSFETに基板バイアス電圧を供給する基板バイアス電圧供給手段を設け、ショート不良を検出するための試験モード時に、NMOSFETの閾値電圧を低くし、PMOSFETの閾値電圧を高くする基板バイアス電圧を供給する。 - 特許庁