substrate depletionとは 意味・読み方・使い方

The regulator circuit 104 further includes substrate potential control means for controlling the substrate potential of the depletion type NMOS transistor.例文帳に追加

レギュレータ回路１０４は、デプレッション型のＮＭＯＳトランジスタの基板電位を制御するための基板電位制御手段をさらに備える。 - 特許庁

Moreover, since the depletion blocking region of the same conductivity type as that of the substrate is fixed to a substrate potential, the change of potential of the interface is suppressed.例文帳に追加

さらに、基板と同じ導電型である空乏化阻止領域は、基板電位に固定されるので、界面の電位の変化を抑制する。 - 特許庁

To reduce depletion layer capacity, restrain an off electric current small and realize high speed responsiveness by restraining formation of a depletion layer 13 on a surface of a semiconductor substrate 11.例文帳に追加

半導体基材１１の表面に空乏層１３が形成されるのを抑えることにより、空乏層容量を小さくし、且つオフ電流を小さく抑え、高速応答を可能とする。 - 特許庁

To provide a thin film piezoelectric resonator and a semiconductor device, which are not easily affected by a depletion layer generated on a substrate.例文帳に追加

基板に生じる空乏層の影響を受けにくい薄膜圧電共振器及び半導体装置を提供する。 - 特許庁

Accordingly, the carrier generated in the vicinity of the rear face on the semiconductor substrate is surely captured by the second depletion layers.例文帳に追加

これにより、半導体基板において裏面近傍で発生したキャリアを第２空乏層にて確実に捕捉する。 - 特許庁

To provide a method for fabricating a semiconductor device in which the fabrication process is simplified by fabricating a full depletion device and a partial depletion device separately on an SOI substrate by self alignment.例文帳に追加

同一ＳＯＩ基板上で完全空乏型デバイスと部分空乏型デバイスを自己整合的に作り分けることにより製造工程を簡略化した半導体装置の製造方法を提供する。 - 特許庁

The dark current, which tends to increase due to the thicker depletion layer, is absorbed in the substrate 1 side by applying a reverse bias between the substrate 1 and the semiconductor layer 2.例文帳に追加

空乏層の厚化によって増加傾向となる暗電流は、基板１と半導体層２との間には逆バイアスを印加することで、基板１側に吸収する。 - 特許庁

By bringing the barrier films 1, 3, 5, and 7 into contact with the semiconductor substrate 17, depletion layers are generated in the contact surface on the semiconductor substrate 17 side, and Schottky barriers are generated.例文帳に追加

バリア膜１、３、５、７と半導体基板１７とを接触させることで、半導体基板１７側の接触面に空乏層が生じ、ショットキー障壁が発生する。 - 特許庁