synchronous designとは 意味・読み方・使い方

Codes described in the asynchronous circuit design language are converted to the hardware description language for synchronous circuit design, whereby function verifications in circuit design can be performed by a simulator on the market for synchronous circuits.例文帳に追加

非同期回路設計言語で記述されたコードを同期回路設計用のハードウエア記述言語に変換することで、同期回路用の市販シミュレータで回路設計の機能検証を行うことが可能となる。 - 特許庁

PROGRAMMABLE DELAY ELEMENT FOR VERIFYING TRANSMISSION SOURCE SYNCHRONOUS LINK FUNCTION DESIGN BY SIMULATION例文帳に追加

シミュレーションによって送信元同期リンク機能設計を検証するためのプログラマブル遅延要素 - 特許庁

The CASA Editor opens in the NetBeans IDE, as shown in the next step, displaying the Design View of the Synchronous Sample application.例文帳に追加

次の手順に示すように CASA エディタが NetBeans IDE で開き、SynchronousSample アプリケーションのデザインビューが表示されます。 - NetBeans

The asynchronous circuit design tool includes a translator provided with a conversion means which converts codes described in an asynchronous circuit design language, where primitives allowing communication between asynchronous processes are added to the hardware description language for synchronous circuit design, to the hardware description language for synchronous circuit design.例文帳に追加

非同期回路設計ツールは、同期回路設計用のハードウエア記述言語に非同期プロセス間通信を可能とするプリミティブが付加された非同期回路設計言語によって記述されたコードを同期回路設計用のハードウエア記述言語に変換する変換手段を備えたトランスレータを含む。 - 特許庁

To provide a synchronous circuit capable of designing a circuit by using design environment of the synchronous circuit and reducing power consumption like an asynchronous circuit, and to provide its design method.例文帳に追加

同期式回路の設計環境を使用して回路設計を行うことができ、なおかつ非同期式回路のように低消費電力を実現することができる同期式回路およびその設計方法を提供する。 - 特許庁

To provide a radio-synchronous signal receiver with simple design including a single local oscillator stage and adjusted to automatically receive radio-synchronous signals with different frequencies.例文帳に追加

単一の局部発振器段を有し、異なる周波数の電波同期信号を自動的に受信できるように調整された、単純な設計の電波同期信号受信器を提供する。 - 特許庁

A delay H unit 2 delays further data from the delay S unit 1 by a hold time which is a design value of the synchronous data transfer method.例文帳に追加

遅延Ｈ部２は、遅延Ｓ部１のデータをさらに同期データ転送方式の設計値であるホールドタイム分遅延させる。 - 特許庁

A delay S unit 1 delays input data of an input data bus width n by a setup time which is a design value of a synchronous data transfer method.例文帳に追加

遅延Ｓ部１は、入力データバス幅ｎの入力データを同期データ転送方式の設計値であるセットアップタイム分遅延させる。 - 特許庁