time sharing driverとは 意味・読み方・使い方

A data driver 107 outputs the offset voltage and the data voltage in time sharing to the respective signal lines SGL10na to SGL10nb.例文帳に追加

データドライバ１０７はオフセット電圧とデータ電圧とを各信号線ＳＧＬ１０ｎａ〜ＳＧＬ１０ｎｂに時分割で出力する。 - 特許庁

Scanning pulses are sequentially outputted from shift registers SRnR, SRnG and SrnB to the scanning signal lines GLnR, GLnG and SLnB and the video signals of RGB are outputted by time sharing from a driver IC to the data signal lines SLm.例文帳に追加

走査信号線ＧＬｎＲ、ＧＬｎＧ、ＧＬｎＢに、シフトレジスタＳＲｎＲ、ＳＲｎＧ、ＳＲｎＢから順次走査パルスを出力し、ドライバＩＣからデータ信号線ＳＬｍに時分割でＲＧＢの映像信号を出力する。 - 特許庁

Scanning pulses are sequentially outputted from shift registers SRnR, SRnG, SRnB to the scanning signal lines GLnR, GLnG, GLnB, and video signals of RGB are outputted in time-sharing manner, from a driver IC to a data signal lines SLm.例文帳に追加

走査信号線ＧＬｎＲ、ＧＬｎＧ、ＧＬｎＢに、シフトレジスタＳＲｎＲ、ＳＲｎＧ、ＳＲｎＢから順次走査パルスを出力し、ドライバＩＣからデータ信号線ＳＬｍに時分割でＲＧＢの映像信号を出力する。 - 特許庁

A driver 20 distributes pulse signals SH to the plurality of switching transistors MH1 and MH2, and switches on the plurality of switching transistors MH1 and MH2 in a time sharing manner.例文帳に追加

ドライバ２０は、パルス信号ＳＨを複数のスイッチングトランジスタＭＨ１、ＭＨ２に分配し、複数のスイッチングトランジスタＭＨ１、ＭＨ２を時分割的にオンさせる。 - 特許庁

To reduce EMI (Electro Magnetic Interference) generated at the time of performing the charge sharing driving in a driver circuit for controlling the supply of charge to a cell alignment which can accumulate charges.例文帳に追加

電荷を蓄積することのできるセルの配列への電荷供給を制御するドライバ回路において、電荷のチャージシェアリング駆動時に発生するＥＭＩ（Electro Magnetic Interference）を低減する。 - 特許庁

The erasing current can be dispersed by time sharing deletion and two kinds of erasing voltages are used to select the erasing sector, so that no individual erasing driver is needed for every erasing sector.例文帳に追加

時分割消去により、消去電流を分散させることができ、２種類の消去電圧を用いて消去セクタを選択するから、消去セクタ毎に固有の消去ドライバを設けなくてもよい。 - 特許庁

An enable circuit 502 which enables the output of a shift register 501 of a gate driver is connected to one of enable controlling lines E1 to E3 which are same in every three lines, so that a plurality of the same output in the shift registers at one time is made enabled in different times by time sharing.例文帳に追加

ゲートドライバのシフトレジスタ５０１の出力をイネーブルするイネーブル回路５０２は３ライン毎に同じイネーブル制御線Ｅ１〜Ｅ３のいずれか一つに接続され、同時刻におけるシフトレジスタの複数の同じ出力を時分割で異なる時刻にイネーブルする。 - 特許庁