v-wordとは 意味・読み方・使い方

Therefore, in the selected word line driver section 30A, power source voltage VDD is applied to the word line 11 through a PMOS 37 of which a substrate electrode is grounded, and a potential of this word line 11 is made approximately 3 V.例文帳に追加

従って、選択されたワード線駆動部３０Ａでは、ＰＭＯＳ３７を介して電源電圧ＶＤＤがワード線１１に印加され、このワード線１１の電位はほぼ３Ｖになる。 - 特許庁

Therefore, on verifying, a voltage (absolute value) greater than -5 V of a reading mode is applied to a word line (gate).例文帳に追加

このため、ベリファイ時にはワードライン（ゲート）に−５Ｖの読出モード時よりも大きい（絶対値）電圧を印加する。 - 特許庁

In a PROM of 3 V specification, the PMOS 37 is connected to the word line 11 through the wiring pattern 38.例文帳に追加

３Ｖ仕様のＰＲＯＭでは、配線パターン３８を介してＰＭＯＳ３７がワード線１１に接続される。 - 特許庁

Therefore, in a selected word line driver section 30A, power source voltage VDD is applied to the word line 11 through a NMOS 35 of which a substrate electrode is grounded, and a potential of this word line 11 is made approximately 3 V.例文帳に追加

従って、選択されたワード線駆動部３０Ａでは、基板電極が接地されたＮＭＯＳ３５を介して電源電圧ＶＤＤがワード線１１に印加され、このワード線１１の電位はほぼ３Ｖになる。 - 特許庁

At the time of erasing operation of a selection block BLOCK0, first positive voltage +3 V is applied to word lines WL32-WL63 of a non- selection block BLOCK1, while reference voltage 0 V is applied to sub-bit lines SBL11, SBL13,... SBL14095.例文帳に追加

選択ブロックBLOCK0の消去動作時、非選択ブロックBLOCK1のワード線WL32〜WL63に第１の正電圧＋３Ｖを印加すると共に、サブビット線SBL11,SBL13,…,SBL14095に基準電圧０Ｖを印加する。 - 特許庁

A bit line BLn of left-hand neighbor is grounded, and a voltage of the selection bit line BLn+1 is biased to 4.5 V, and a voltage of the selection word gate WLn is raised to 1.2 V which is slightly higher than a word gate threshold voltage, for controlling a programming current.例文帳に追加

左隣のビット線ＢＬｎは接地され、選択ビット線ＢＬｎ＋１は４．５Ｖにバイアスされ、プログラミング電流を制御するために、選択ワードゲートＷＬｎはワードゲート閾値電圧よりも僅かに高い１．２Ｖに上げられる。 - 特許庁

Then, the control part 111 sets the output of the even-numbered bit line voltage generation circuit 108 at 0 V, and the output of an odd-numbered bit ling voltage generation circuit 109 at 12 V, and the row decoder 102 applies 15 V higher than 0 V to the word line W0L.例文帳に追加

次に、制御部１１１は、偶数番ビット線電圧発生回路１０８の出力を０Ｖにし、かつ、奇数番ビット線電圧発生回路１０９の出力を１２Ｖにし、かつ、行デコーダ１０２はワード線ＷＬ０に０Ｖよりも高い１５Ｖを印加する。 - 特許庁

When the word gate is slightly biased to minus potential such as Vword=-0.5 V, an erase speed is increased almost to 1,000 times as large.例文帳に追加

ワードゲートをＶword＝−０．５Ｖという僅かにマイナスの電位にバイアスすると、消去速度がほぼ１０００倍に高められる。 - 特許庁