| 例文 (9件) |
"論理比較器"を含む例文一覧と使い方
該当件数 : 9件
さらに比較結果判定回路にて試験パターンの全出力サイクルにおいて出力データと期待値が一致している論理比較器を検出し、該当する論理比較器があればその論理比較器に入力された期待値のタイミングで被試験半導体回路が良品であることを判定する。例文帳に追加
The logic comparator where the expected values are consistent with the output data in all the output cycles of test patterns is detected further by a comparison result determination circuit, and the tested semiconductor circuit is a nondefective at the timing of the expected value input into the logic comparator, when the corresponding logic comparator exists. - 特許庁
フェイルスタックレジスタ１０は、論理比較器ＤＣの出力値を保持する。例文帳に追加
A fail stack register 10 holds an output value of a logical comparator DC. - 特許庁
被試験半導体回路からの出力データを受ける半導体回路試験装置に複数の論理比較器を設ける。例文帳に追加
A plurality of logic comparators is provided in this instrument for testing the semiconductor circuit for receiving the output data from the tested semiconductor circuit. - 特許庁
それぞれの論理比較器に対し、任意の出力サイクルで出力されるデータの期待値をそれぞれ１出力サイクル毎に遅らせて入力させ、それぞれの論理比較器で出力データと、それぞれの期待値とが一致しているかを判定する。例文帳に追加
Expected values of the data output at an optional output cycle are input into the respective logic comparators, with one cycle delayed in every of the output cycles, and the each expected value is determined as to the consistency with the output data by the each logic comparator. - 特許庁
本発明は、ドライバ出力数の多いＬＣＤドライバＩＣの論理比較する論理比較器のコストを低くできる半導体試験装置を提供する。例文帳に追加
To provide a semiconductor testing apparatus, capable of reducing the cost of the logical comparator for logical comparison of an LCD driver IC having a large number of driver outputs. - 特許庁
マルチプレクサ５、６で２個の不良解析メモリ７、８を交互に切換えて、論理比較器３で検出した被試験メモリ（ＤＵＴ）１０の不良情報を交互に書き込んでいく。例文帳に追加
While the two memories 7 and 8 are alternatively switched by the multiplexers 5 and 6, the defect information of a memory (DUT) 10 to be tested detected by a logic comparator 3 is alternatively written. - 特許庁
また今回のテストで論理比較器４で一致が検出されると前回のテストで不良解析メモリ７に記憶させた信号に今回のテストで検出された一致検出信号を加えて、これらの信号を多ビットメモリに記憶させる制御回路６を設ける。例文帳に追加
Also, when coincidence is detected by the logical comparator 4 in a test of the present time, an uncoincidence detected signal detected in a test of the present time is added to a signal stored in the defect analyzing memory 7 in a test of the previous time, these signals are stored in a multi- bit memory. - 特許庁
不良解析メモリ７を複数のデータ入出力端子を持つ多ビットメモリで構成し、論理比較器４で不一致が検出されると前回のテストで不良解析メモリ７に記憶させた信号に今回のテストで検出された不一致検出信号を加える。例文帳に追加
The defect analyzing memory 7 is composed of a multi-bit memory having plural data input/output terminals, and the device is provided with a control circuit 6 in which when uncoincidence is detected by the logical comparator 4, and uncoincidence detected signal detected by a test of the present time is added to a signal stored in the defect analyzing memory 7 in a test of the previous time. - 特許庁
これによってこれら論理比較器に与えられる比較タイミング信号は対応する可変遅延回路に設定された遅延時間だけそれぞれ遅延されるから、関連する被試験メモリから読み出される読み出しデータのタイミングと合致させることができる。例文帳に追加
Thus, since the comparison timing signals imparted to these logic comparators LC are delayed respectively by the delay times set in the answering variable delay circuits DY1-DY3, they are made to coincide with the timing of the read-out data read out from related memories to be tested. - 特許庁
| 例文 (9件) |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！|
ログイン |
Weblio会員(無料)になると
|
