例文 (11件) |
"Sign extension"を含む例文一覧と使い方
該当件数 : 11件
Sign extension includes applying a sign bit to a booth multiplication tree and enables booth multiplication processing to execute a sign extension step.例文帳に追加
符号拡張は、ブース乗算ツリーに符号ビットを適用することを含み、ブース乗算処理が符号拡張ステップの実行を可能にする。 - 特許庁
To perform sign extension having high power efficiency in a booth multiplication method.例文帳に追加
ブース乗算方法における電力効率の良い符号拡張を行う。 - 特許庁
SIGN EXTENSION HAVING HIGH POWER EFFICIENCY FOR BOOTH MULTIPLICATION METHOD AND SYSTEM例文帳に追加
ブース乗算方法及びシステムのための電力効率の良い符号拡張 - 特許庁
This sign extension bit is placed in a carry-out column to extend a product of booth multiplication processing.例文帳に追加
この符号拡張ビットは、キャリー−アウト列中に置かれて、ブース乗算処理の積を拡張する。 - 特許庁
A sign bit allows the Booth multiplication process to perform a sign extension step.例文帳に追加
符号ビットは、ブース乗算処理が符号拡張ステップを実行することを可能にする。 - 特許庁
To enhance efficiency in executing a program by removing redundant sign extension commands in the program.例文帳に追加
プログラム中の冗長な符号拡張命令を除去し、プログラムの実行効率の向上を図る。 - 特許庁
A sign extension circuit 78 extends a 16-bit offset to 64 bits, and an exceptional vector is stored in a sign-extended form.例文帳に追加
符号拡張回路(78)は、16ビットオフセットを64ビットへ拡張し、例外ベクトルは符号拡張された形態で格納される。 - 特許庁
To provide power-efficient sign extension using a Booth multiplication method for transmission processing in a communication (CDMA, for instance) system by a digital signal processor.例文帳に追加
ディジタル信号プロセッサが通信(例えば、CDMA)システムにおける伝送処理をブース乗算方法を用いて電力効率の良い符号拡張を提供する。 - 特許庁
An intermediate value calculation circuit 4 generates a numerical value showing an intermediate value by a predetermined calculation using the partial solutions predicted by the solution prediction circuit 3, and stores a value obtained by appending an extended sign bit to the intermediate value by sign extension in the register.例文帳に追加
中間値計算回路4は、解予測回路3で予測された部分解を用いた所定の演算により、中間値を示す数値を生成し、中間値に対して符号拡張により拡張符号ビットを付加した数値をレジスタに格納する。 - 特許庁
In the subtraction-based calculation, when the last two figures of bits in a sign extension multiplier are 0, 1, subtraction for the multiplicand is performed, while when they are 0, 0, addition for the multiplicand is performed while shifting to the addition-based calculation.例文帳に追加
また、減算基調の演算では、符号拡張乗数におけるビットの数値が下桁側から順に0、1となる場合に被乗数に係る減算を行い、下桁側から順に0、0となる場合に加算基調の演算に移行しつつ被乗数に係る加算を行う。 - 特許庁
例文 (11件) |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |