「累算レジスタ」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

高性能マイクロプロセッサで使用するためのフレキシブル累算レジスタファイル例文帳に追加

FLEXIBLE ACCUMULATE REGISTER FILE TO BE USED IN HIGH PERFORMANCE MICROPROCESSOR - 特許庁

結果レジスタ(318)は第３の２進数を含み、乗算累算コア(320)に接続されている。例文帳に追加

The result register (318) includes a third binary digit and is connected with the multiplication/ accumulation core (320). - 特許庁

加算器２０８およびレジスタ２０９からなる累算器は、ミュートコントロール部２０７の出力データの累算を行い、累算結果を係数の現在値Ｃｎｅｗとして出力する。例文帳に追加

An accumulator composed of an adder 208 and a register 209 accumulates output data of a mute control part 207 and outputs the accumulation result as a current value Cnew of the coefficient. - 特許庁

乗算器レジスタと被乗数レジスタからなるグループから選択された少なくとも１個のレジスタが前記乗算累算コアの入力側に配置されている。例文帳に追加

At least one register selected from a group consisting of the multiplier register and the multiplicand register is arranged on the input side of the multiplication/accumulation core (320). - 特許庁

レジスタDXは,アキュムレータ(累算器)と連結されて,乗除算に必要な32ビット長のワード(語)を形成する例文帳に追加

Register DX is associated with the accumulator to form the 32-bit word necessary for multiply and divide operations  - コンピューター用語辞典

各プロセッサ素子は、乗算、組合せおよび演算の累算を行うための演算回路、およびレジスタ・ファイルを含む。例文帳に追加

Each processor element includes an arithmetic circuit for performing multiplication, combining and accumulating operations, and a register file. - 特許庁

積分区間の積分が終了すると、レジスタ５３が、累算器６２に記憶されている値を、アドレスＥＣＣデコーダ回路２４に供給する。例文帳に追加

When integration of the integration section is completed, a resister 53 supplies the values stored in the accumulator 62 to an address ECC decoder circuit 24. - 特許庁

予測器、補正器、累算器、及び出力生成器は、構成レジスタとの間で前記データ制御信号をやり取りし、基準信号と前記ディザリングされた信号を受信する。例文帳に追加

The predictor, the corrector, the accumulator and the output generator exchanges the data control signals with configured registers, and reference signals and the dithered signals are received. - 特許庁

２個の単精度乗算器１０１，１０２と、２個の倍精度加減算器１０３，１０４と、桁合わせのための１個のシフタ１０５と、累算のためのレジスタファイル１０６及びラッチ１１６とを設ける。例文帳に追加

This arithmetic processor is provided with two single precision multipliers 101 and 102, two double precision adder/subtracters 103 and 104, one shifter 105 for digit matching, a register file 106 and a latch 116 for accumulation. - 特許庁

同期化レジスタは累算器に入力される部分積及びマルチプルモジュラス値を同期化してグリッチを減少させ、そして／または計算速度を向上させる。例文帳に追加

Synchronization registers synchronize partial product and multiple modulus values inputted to an accumulator, reduce glitch and/or increase computational speed. - 特許庁

各プロセッサ素子は、乗算、組合せおよび演算の累算を行うための演算回路、および上記演算回路の入力および出力を記憶するためのレジスタ・ファイルを含み、終了する算術演算の待ち時間を、それにより新しい演算をスタートする周期の倍数になるようにパイプライン処理を行う。例文帳に追加

Then, the first and second ports r1 and r2 are connected to an element 104 provided with the arithmetic circuit for supplying composite words thereto and receiving real numbers or imaginary numbers therefrom. - 特許庁

タイミング制御部２０の制御に基づき加算制御部１２が入力信号Ｉｎから抽出したい周波数成分ｆに対応した周期Ｔ間隔でサンプリングを行い、レジスタ１４ｊ（ｊ＝１〜ｋ）に周期Ｔ内の同一のタイミングｊ（ｊ＝１〜ｋ≦ｎ）でサンプリングされたデータを各々累算させていく。例文帳に追加

A summation control section 12 samples an input signal In at an interval of a period T corresponding to a frequency component f desirably extracted from the input signal In under the control of a timing control section 20 and registers 14j (j=1 to k) accumulate sampled data in the same timing j (j=1 to k≤n) within the period T. - 特許庁